第八章C55x的片上外设1

1、第第8章章 C55x的片上外设的片上外设2 23 320222022年年5 5月月1616日日TMS320C55x DSPTMS320C55x DSP原理及应用原理及应用4 45 5 8.1 时钟发生器时钟发生器n 时钟发生器概况时钟发生器概况n 时钟工作模式时钟工作模式n CLKOUTCLKOUT输出输出n 使用方法使用方法8.1.1 时钟发生器概况时钟发生器概况图图8-1时钟发生器时钟发生器l从从CLKIN引脚接收输入时钟信号，将其变换为引脚接收输入时钟信号，将其变换为CPU及及其外设所需要的工作时钟其外设所需要的工作时钟l工作时钟经过分频通过引脚工作时钟经过分频通过引脚CLKOUT输出，

2、可供其他输出，可供其他器件使用器件使用l时钟发生器内有一个数字锁相环（时钟发生器内有一个数字锁相环（DPLL）和一个时）和一个时钟模式寄存器（钟模式寄存器（CLKMD），如表），如表8-1 表表8-1 时钟模式寄存器时钟模式寄存器CLKMD（1）位字 段说 明15Rsvd保留14IAI退出Idle状态后，决定PLL是否重新锁定0 PLL将使用与进入Idle状态之前相同的设置进行锁定1 PLL将重新锁定过程13IOB处理失锁0 时钟发生器不中断PLL，PLL继续输出时钟1 时钟发生器切换到旁路模式，重新开始PLL锁相过程12TEST必须保持为0117PLL MULT锁定模式下的PLL倍频值，03

3、1表表8-1 时钟模式寄存器时钟模式寄存器CLKMD（2）位字 段说 明65PLL DIV锁定模式下的PLL分频值，034PLL ENABLE使能或关闭PLL0 关闭PLL，进入旁路模式1 使能PLL，进入锁定模式32BYPASS DIV旁路下的分频值00 一分频01 二分频10或11 四分频1BREAKLNPLL失锁标志0 PLL已经失锁1 锁定状态或有对CLKMD寄存器的写操作0LOCK锁定模式标志0 时钟发生器处于旁路模式1 时钟发生器处于锁定模式8.1.2 时钟工作模式时钟工作模式l时钟发生器有三种工作模式时钟发生器有三种工作模式:u旁路模式（旁路模式（BYPASS）u锁定模式（锁定模

4、式（LOCK）uIdle模式模式l时钟模式寄存器（时钟模式寄存器（CLKMD）中的）中的PLL ENABLE位控制位控制旁路模式和锁定模式旁路模式和锁定模式l可以通过关闭可以通过关闭CLKGEN Idle模块使时钟发生器工作在模块使时钟发生器工作在Idle模式。模式。1旁路模式（旁路模式（BYPASS） 如果如果PLL ENABLE=0，PLL工作于旁路模式，工作于旁路模式，PLL对输入时钟信号进行分频。分频值由对输入时钟信号进行分频。分频值由BYPASS DIV确定：确定：u如果如果BYPASSDIV=00，输出时钟信号的频率与，输出时钟信号的频率与输入信号的频率相同，即输入信号的频率相同，

5、即1分频分频u如果如果BYPASSDIV=01，输出时钟信号的频率是，输出时钟信号的频率是输入信号的输入信号的1/2，即，即2分频分频u如果如果BYPASSDIV=1x，输出时钟信号的频率是，输出时钟信号的频率是输入信号的输入信号的1/4，即，即4分频分频2.锁定模式（锁定模式（LOCK）l如果如果PLL ENABLE=1，PLL工作于锁定模式，工作于锁定模式，输出的时钟频率由下面公式确定：输出的时钟频率由下面公式确定：输入频率1DIV PLLMULT PLL输出频率锁定模式下的锁定模式下的PLL倍频值倍频值锁定模式下的锁定模式下的PLL分频值分频值3. Idle模式模式l为了降低功耗，可以加

6、载为了降低功耗，可以加载Idle配置，使配置，使DSP的时钟发的时钟发生器进入生器进入Idle模式模式l当时钟发生器处于当时钟发生器处于Idle模式时，输出时钟停止，引脚模式时，输出时钟停止，引脚被拉为高电平。被拉为高电平。8.1.3 CLKOUT输出输出lCPU时钟可以通过一个时钟分频器对外提供时钟可以通过一个时钟分频器对外提供CLKOUT信号信号lCLKOUT的频率由系统寄存器（的频率由系统寄存器（SYSR）中的）中的CLKDIV确定确定u当当CLKDIV=000bCLKDIV=000b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率时钟频率u当当CLKDIV=00

7、1bCLKDIV=001b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/21/2u当当CLKDIV=010bCLKDIV=010b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/31/3u当当CLKDIV=011bCLKDIV=011b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/41/4u当当CLKDIV=100bCLKDIV=100b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/51/5u当当CLKDIV=101bCLKDIV

8、=101b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/61/6u当当CLKDIV=110bCLKDIV=110b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/71/7u当当CLKDIV=111bCLKDIV=111b时，时，CLKOUTCLKOUT的频率等于的频率等于CPUCPU时钟频率的时钟频率的1/81/88.1.4 使用方法使用方法l通过对时钟模式寄存器（通过对时钟模式寄存器（CLKMD）的操作，）的操作，可以根据需要设定时钟发生器的工作模式可以根据需要设定时钟发生器的工作模式和输出频率和输出频率l在设

9、置过程中除了工作模式、分频值和倍在设置过程中除了工作模式、分频值和倍频值以外，还要注意其他因素对频值以外，还要注意其他因素对PLL的影响的影响 1.省电（省电（Idle）l为了减少功耗，可以使时钟发生器处于省电状态为了减少功耗，可以使时钟发生器处于省电状态l当时钟发生器退出省电状态时，当时钟发生器退出省电状态时，PLL自动切换到旁路自动切换到旁路模式，进行跟踪锁定，锁定后返回到锁定模式模式，进行跟踪锁定，锁定后返回到锁定模式l时钟模式寄存器与省电有关的位是时钟模式寄存器与省电有关的位是IAIuIAI =0: PLL将使用与进入将使用与进入Idle状态之前相同的设置进行状态之前相同的设置进行锁定

10、锁定uIAI =1: PLL将重新锁定过程将重新锁定过程2.DSP复位复位l在在DSP复位期间和复位之后，复位期间和复位之后，PLL工作于旁路模式，工作于旁路模式，输出的时钟频率由输出的时钟频率由CLKMD引脚上的电平确定引脚上的电平确定u如果如果CLKMD引脚为低电平，则输出频率等于输入引脚为低电平，则输出频率等于输入频率频率u如果如果CLKMD引脚为高电平，则输出频率等于输入引脚为高电平，则输出频率等于输入频率的频率的1/2。 3.失锁失锁l锁相环对输入时钟跟踪锁定之后，可能会由于锁相环对输入时钟跟踪锁定之后，可能会由于其他原因使其输出时钟发生偏移，导致失锁。其他原因使其输出时钟发生偏移，

11、导致失锁。l出现失锁现象后，出现失锁现象后，PLL的动作由时钟模式寄存的动作由时钟模式寄存器中的器中的IOB确定确定uIOB=0: 时钟发生器不中断时钟发生器不中断PLL，PLL继续继续输出时钟输出时钟uIOB=1: 时钟发生器切换到旁路模式，重新时钟发生器切换到旁路模式，重新开始开始PLL锁相过程锁相过程2020 时钟发生器所产生的时钟发生器所产生的DSP工作时钟，如果时钟工作时钟，如果时钟产生器没有正常工作，产生器没有正常工作，DSP将无法正常运行，而调将无法正常运行，而调试试DSP也是不可能的。也是不可能的。 调试时钟发生器应遵循以下步骤：调试时钟发生器应遵循以下步骤： （1）检查）检查

12、DSP的时钟输入引脚的时钟输入引脚CLKIN、时钟输、时钟输出引脚出引脚CLKOUT和时钟模式引脚和时钟模式引脚CLKMD连接是否连接是否正确，正常情况下正确，正常情况下CLKIN应接时钟源，而应接时钟源，而CLKMD应拉高或降低，应拉高或降低，CLKOUT应是信号输出引脚。应是信号输出引脚。 （2）系统加电后测量）系统加电后测量CLKIN引脚时钟输入是引脚时钟输入是否正常，信号的高低电平及占空比是否满足需要。否正常，信号的高低电平及占空比是否满足需要。 20222022年年5 5月月1616日日TMS320C55x DSPTMS320C55x DSP原理及应用原理及应用2121（3）在没有进

13、行软件设置的情况下，）在没有进行软件设置的情况下，DSP在复位在复位后后CLKOUT的输出直接受的输出直接受CLKMD控制，当控制，当CLKMD为高，为高，CLKOUT的输出频率将等于的输出频率将等于CLKIN的频率，的频率，CLKMD为低，则为低，则CLKOUT输出输出将等于将等于CLKIN的频率的的频率的1/2。 （4）如果以上步骤运行正常，则利用软件设置）如果以上步骤运行正常，则利用软件设置CLKMD寄存器，使时钟产生器工作于寄存器，使时钟产生器工作于PLL锁相环锁相环模式下，此时再检测模式下，此时再检测CLKOUT信号，查看锁相环信号，查看锁相环是否正常工作。是否正常工作。8.2 通用

14、定时器通用定时器n定时器概况定时器概况n工作原理工作原理n定时器使用要点定时器使用要点n定时器应用实例定时器应用实例8.2.1 定时器概况定时器概况lC55x 芯片提供了两个定时器芯片提供了两个定时器uTMS320VC5503/ 5507/5509A/5510提供的是两个提供的是两个20位的位的定时器定时器l定时器由两部分组成：定时器由两部分组成：u预定标计数寄存器（预定标计数寄存器（PSC）, 4位位u主计数器（主计数器（TIM）, 16位位l寄存器寄存器:u计数寄存器（计数寄存器（PSC，TIM）u周期寄存器（周期寄存器（TDDR，PRD）:在定时器初始化或定时值重新装在定时器初始化或定时

15、值重新装入过程中，将周期寄存器的内容复制到计数寄存器中入过程中，将周期寄存器的内容复制到计数寄存器中图图8-2 定时器结构框图定时器结构框图8.2.2 工作原理工作原理l定时器的工作时钟定时器的工作时钟uDSP内部的内部的CPU时钟时钟u引脚引脚TIN/TOUTl利用利用定时器控制寄存器（定时器控制寄存器（TCR）中的字段中的字段FUNC可以确定时钟源和可以确定时钟源和TIN/TOUT引脚的功引脚的功能能n 当当FUNC=00b时，时，TIN/TOUT为高阻态，时钟为高阻态，时钟源是内部时钟（源是内部时钟（CPU时钟）。时钟）。n 当当FUNC=01b时，时，TIN/TOUT为定时器输出，为定

16、时器输出，时钟源是内部时钟（时钟源是内部时钟（CPU时钟）。时钟）。n 当当FUNC=10b时，时，TIN/TOUT为通用输出，时为通用输出，时钟源是内部时钟（钟源是内部时钟（CPU时钟）。时钟）。n当当FUNC=11b时，时，TIN/TOUT为定时器输入，为定时器输入，时钟源是外部时钟。时钟源是外部时钟。l字段字段FUNC可以确定时钟源和可以确定时钟源和TIN/TOUT引脚引脚的功能的功能l定时器发送中断信号或同步事件信号的频率可用下式计定时器发送中断信号或同步事件信号的频率可用下式计算：算：l预定标计数寄存器（预定标计数寄存器（PSC）由输入时钟驱动，）由输入时钟驱动，PSC在每在每个输入

17、时钟周期减个输入时钟周期减1;当其减到当其减到0时，时，TIM减减1，当，当TIM减到减到0，定时器向，定时器向CPU发送一个中断请求（发送一个中断请求（TINT）或向）或向DMA控制器发送同步事件控制器发送同步事件 1PRD1TDDRTINT输入时钟频率频率l通过设置定时器控制寄存器（通过设置定时器控制寄存器（TCR）中的自动重装控制）中的自动重装控制位位ARB，可使定时器工作于自动重装模式，可使定时器工作于自动重装模式:u当当TIM减到减到0，重新将周期寄存器（，重新将周期寄存器（TDDR，PRD）的内容复制到计数寄存器（的内容复制到计数寄存器（PSC，TIM）中，继续）中，继续定时定时l

18、定时器包括定时器包括4个寄存器个寄存器u定时器预定标寄存器定时器预定标寄存器PRSC,表表8-2u主计数寄存器主计数寄存器TIM,表表8-3u主周期寄存器主周期寄存器PRD, 表表8-4u定时器控制寄存器定时器控制寄存器TCR,表表8-5表表8-2 定时器预定标寄存器定时器预定标寄存器 PRSC位字 段数 值说 明1510Rsvd保留96PSC0hFh预定标计数寄存器54Rsvd保留30TDDR0hFh当PSC重新装入时，将TDDR的内容复制到PSC中表表8-3 主计数寄存器主计数寄存器 TIM位字 段数 值说 明150 TIM0000hFFFFh主计数寄存器表表8-4 主周期寄存器主周期寄存

19、器 PRD位字 段数 值说 明150PRD0000hFFFFh主周期寄存器。当TIM必须重新装入时，将PRD的内容复制到TIM中表表8-5 定时器控制寄存器定时器控制寄存器 TCR(1)位字 段数 值说 明15IDLEEN01定时器的定时器的Idle使能位。使能位。定时器不能进入idle状态如果idle状态寄存器中的PERIS=1，定时器进入idle状态14INTEXT01时钟源从内部切换到外部标志位时钟源从内部切换到外部标志位定时器没有准备好使用外部时钟源定时器准备使用外部时钟源13ERRTIM01定时器错误标志定时器错误标志没有监测到错误，或ERRTIM已被读取出错1211FUNCFUNC

20、=00bFUNC=01bFUNC=10bFUNC=11b定时器工作模式选择位定时器工作模式选择位TIN/TOUT为高阻态，时钟源是内部CPU时钟TIN/TOUT为定时器输出，时钟源是内部CPU时钟TIN/TOUT为通用输出，引脚电平反映的是DATOUT位的值TIN/TOUT为定时器输入，时钟源是外部时钟表表8-5 定时器控制寄存器定时器控制寄存器 TCR(2)位字 段数 值说 明10TLB01定时器装载位定时器装载位TIM、PSC不重新装载将PRD、TDDR分别复制到TIM、PSC中9SOFT在调试中遇到断点时定时器的处理方法在调试中遇到断点时定时器的处理方法FREE SOFT 定时器状态定时

21、器状态 0 0 定时器立即停止工作定时器立即停止工作 0 1 当计数器减到当计数器减到0时停止工作时停止工作 1 x 定时器继续运行定时器继续运行 8FREE76PWID00011011定时器输出脉冲的宽度定时器输出脉冲的宽度1个CPU时钟周期2个CPU时钟周期4个CPU时钟周期8个CPU时钟周期5ARB01自动重装控制位自动重装控制位ARB清0每次TIM减为0，PRD装入TIM中，TDDR装入PSC中表表8-5 定时器控制寄存器定时器控制寄存器 TCR(3)位字 段数 值说 明4TSS01定时器停止状态位定时器停止状态位启动定时器停止定时器3C/P01定时器输出时钟定时器输出时钟/脉冲模式选

22、择脉冲模式选择输出脉冲。脉冲宽度由PWID定义，极性由POLAR定义输出时钟。引脚上信号的占空比为50%。2POLAR01时钟输出极性位时钟输出极性位正极性负极性1DATOUT01当TIN/TOUT作为通用输出引脚，该位控制引脚上的电平低电平高电平0Rsvd0保留8.2.3 定时器使用要点定时器使用要点1.初始化定时器初始化定时器 （1）停止计时（）停止计时（TSS=1）,使能定时器自动装载使能定时器自动装载（TLB=1） （2）将预定标计数器周期数写入）将预定标计数器周期数写入TDDR（以输入的时钟周（以输入的时钟周期为基本单位）期为基本单位） （3）将主计数器周期数装入）将主计数器周期数装

23、入PRD （4）关闭定时器自动装载（）关闭定时器自动装载（TLB=0），启动计时），启动计时（TSS=0）2.停止停止/启动定时器启动定时器l利用时钟控制寄存器（利用时钟控制寄存器（TCR）中的）中的TSS位可以位可以停止（停止（TSS=1）或启动定时器（）或启动定时器（TSS=0）3.DSP复位后定时器寄存器的值复位后定时器寄存器的值l停止定时（停止定时（TSS=1）l预定标计数器值为预定标计数器值为0l主计数器值为主计数器值为FFFFhl定时器不进行自动重装（定时器不进行自动重装（ARB=0）lIDLE指令不能使定时器进入省电模式指令不能使定时器进入省电模式l仿真时遇到软件断点定时器立即停

24、止工作仿真时遇到软件断点定时器立即停止工作lTIN/TOUT为高阻态，时钟源是内部时钟为高阻态，时钟源是内部时钟（FUNC=00b）8.2.4 定时器应用实例定时器应用实例 例例8-1，在，在TIN/TOUT引脚上产生一个引脚上产生一个2MHz的时钟，假定的时钟，假定DSP的的CPU时钟为时钟为200MHz。l要点：要点：uTIN/TOUT引脚配置为定时器输出，引脚配置为定时器输出，FUNC设置为设置为01bu为了使这个引脚工作在时钟模式，为了使这个引脚工作在时钟模式，CP设置为设置为1buTIN/TOUT的极性为默认的的极性为默认的0bu由于每当计数器减为由于每当计数器减为0时，引脚的电平就

25、会翻转一时，引脚的电平就会翻转一次。要将次。要将CPU的时钟频率除以的时钟频率除以100倍，就要求每个倍，就要求每个高电平和低电平周期内的计数为高电平和低电平周期内的计数为50u设置自动装入（设置自动装入（ARB=1），使每次计数器减为），使每次计数器减为0时，时，计时器自动装入计数值，并重新开始计数计时器自动装入计数值，并重新开始计数u置置TCR中的中的FREE bit 为为1，使计时器在遇到仿真断，使计时器在遇到仿真断点时能够继续工作点时能够继续工作u将将TCR中的中的IDLEEN bit清清0，使计时器即便在外设，使计时器即便在外设时钟模块处于时钟模块处于idle状态下仍然工作状态下仍然

26、工作;*;定时器寄存器地址;*TIM0 .set 0 x1000 ;TIMER0计数寄存器PRD0 .set 0 x1001 ;TIMER0周期寄存器TCR0 .set 0 x1002 ;TIMER0控制寄存器PRSC0 .set 0 x1003 ;TIMER0预定标寄存器;*;定时器配置;*TIMER_PERIOD .set 9;定时器的周期为10TIMER_PRESCALE .set 4;预定标值为5.textINIT：mov #TIMER_PERIOD,port（#PRD0);配置定时器周期寄存器mov #TIMER_PRESCALE,port(#PRSC0);配置定时器预定标寄存器mov #0000110100111000b,port（#TCR