第七章555定时器

1、第七章 数字集成电路及其应用7.1 数字电路基础数字电路基础2 27.1.1 概述概述一、电子电路中的电信号一、电子电路中的电信号1.模拟信号模拟信号随时间连续变化的信号随时间连续变化的信号3 3模拟电路模拟电路: 处理模拟信号的电路处理模拟信号的电路在模拟电路中，主要关心输入、输出信号间的在模拟电路中，主要关心输入、输出信号间的大小、相位关系。大小、相位关系。C1C2RB+UCCRCT-+ui+-uOuiuo741uouu+Auo4 42. 数字信号数字信号不随时间连续变化的跃变不随时间连续变化的跃变信号信号tpT分为分为正脉冲正脉冲、负脉冲负脉冲0+3V0+3V占空比占空比TtDp 5 5

2、数字电路数字电路:处理数字信号的电路处理数字信号的电路数字电路注重输出、输入间的逻辑关系。数字电路注重输出、输入间的逻辑关系。主要的工具是逻辑代数，主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。电路的功能用真值表、逻辑表达式及波形图表示。条件和结果之条件和结果之间的因果关系间的因果关系6 6二、数制与码制二、数制与码制1、数制、数制是计数体制的简称。是计数体制的简称。常用的进位计数制有常用的进位计数制有十进制十进制(Decimal)、二进制、二进制(Binary)、八进制、八进制(Octal)、十六进制、十六进制(Hexadecimal)十进制十进制D 二进制二进制B 八进

3、制八进制O十六进制十六进制H数码数码090、10709、AB C D E F基数基数102816第第i位的权值位的权值10i2i8i16i7 7十进制十进制二进制二进制八进制八进制十六进制十六进制00001111210228100010810101012A11101113B12110014C13110115D14111016E15111117F161000020101001100100144641000111110100017503E8对对照照表表8 82、码制、码制编码：用文字、符号或数码来表示各个特定对编码：用文字、符号或数码来表示各个特定对象的过程。象的过程。在在数字电路中通常用二进制数

4、码数字电路中通常用二进制数码0和和1构成的代码构成的代码来表示十进制数。来表示十进制数。n位二进制可以表示多少个位二进制可以表示多少个“对象对象”？ 2n个个代码代码二进制编码：二进制编码：9 9用四位二进制数表示用四位二进制数表示0 09 9十个数码。四位十个数码。四位二进制数最多可以有二进制数最多可以有1616种组合，因此种组合，因此0 09 9十个十个字符与这字符与这1616种组合之间可以有多种情况，不同种组合之间可以有多种情况，不同的对应便形成了一种编码。的对应便形成了一种编码。常用的常用的8421BCD码码1010十进制数十进制数8421BCD8421BCD码码0 000000000

5、1 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 9100110017.1.2 基本逻辑运算和逻辑门基本逻辑运算和逻辑门1111 数字电路也叫做逻辑电路，研究的是输出数字电路也叫做逻辑电路，研究的是输出与输入之间的逻辑关系与输入之间的逻辑关系。最基本的逻辑关系或称逻辑运算有三种：最基本的逻辑关系或称逻辑运算有三种：与逻与逻辑、或逻辑、非逻辑辑、或逻辑、非逻辑。实现基本逻辑运算的数字电路称为实现基本逻辑运算的数字电路称为基本逻辑门基本逻辑门电路。电路。 实际应用中遇到

6、的逻辑问题尽管是千变万实际应用中遇到的逻辑问题尽管是千变万化的，但它们都可以用这三种最基本的逻辑运化的，但它们都可以用这三种最基本的逻辑运算复合而成。算复合而成。12121. 与逻辑运算和与门与逻辑运算和与门220V+-ABF只有当开关只有当开关A与与B同时接通时，电灯同时接通时，电灯F才亮，才亮，开关开关A、B接通（条件）与灯接通（条件）与灯F亮（结果）之亮（结果）之间的这种因果关系就为间的这种因果关系就为与逻辑关系与逻辑关系。 1313在照明电路中在照明电路中开关开关A、B的状态：接通、的状态：接通、断开断开电灯电灯F的状态：亮、不亮的状态：亮、不亮220V+-ABFABF断开断开断开断开

7、断开断开接通接通接通接通断开断开接通接通接通接通不亮不亮不亮不亮不亮不亮亮亮1010ABF000110110001真值表真值表(逻辑状逻辑状态表态表)14141个输入变量个输入变量AF012个输入变量个输入变量ABF000110113个输入变量个输入变量ABCF000001010011100101110111真值表真值表(逻辑状态表逻辑状态表)n个输入变量个输入变量,2n行行1515与逻辑状态表与逻辑状态表与逻辑表达式与逻辑表达式逻辑乘号逻辑乘号“”可以省略可以省略F=AB =ABABF0001101100011616+ 5VRD1ABFD20+3VAB000+3+3 0+3 +3ABF000

8、010100111与门与门: 实现与逻辑关系的电路实现与逻辑关系的电路10F000+31717&ABF门电路可以有多个输入端门电路可以有多个输入端&ABFC逻辑表达式逻辑表达式 F=ABC1818当开关当开关A接通或者接通或者B接通，接通，或者或者A和和B都接通时，电都接通时，电灯灯F就亮。开关就亮。开关A、B接通接通与灯与灯F亮之间的这种关系亮之间的这种关系为为或逻辑或逻辑关系。关系。000111110110ABF F = A + B或运算也称逻辑加法运算。或运算也称逻辑加法运算。 2.或逻辑运算和或门或逻辑运算和或门220V+-BFA1919ABFC 1ABF 1F = A

9、 + B + C2020+3VAF03.非逻辑运算和非门非逻辑运算和非门RB+12VRCAF+3V02121+3V0+3VAF0RB+12VRCAF+3V+3V非逻辑状态表非逻辑状态表101AF0非门电路也称为反相器。非门电路也称为反相器。2222非门逻辑符号非门逻辑符号1AF2323“与与”、“或或”、“非非”是三种基本的逻辑是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基关系，任何其它的逻辑关系都可以以它们为基础表示。础表示。最常见的复合逻辑运算有：最常见的复合逻辑运算有：与非运算与非运算或非运算或非运算异或运算异或运算同或运算同或运算4. 复合逻辑运算和复合门复合逻辑运算和复合门

10、2424“与非与非”逻辑运算是与和非组合而成的复合逻辑运逻辑运算是与和非组合而成的复合逻辑运算算 000111100111ABFABF F&AB2525“或非或非”逻辑运算是或和非的复合逻辑运逻辑运算是或和非的复合逻辑运算算 000101100101ABFBAFFAB 12626“异或异或”逻辑运算，只有当两个输入变量相逻辑运算，只有当两个输入变量相异时，输出才为异时，输出才为1。 异或逻辑状态表异或逻辑状态表ABF001101010110BABABAF FAB=12727“同或同或”逻辑运算，只有当两个输入变量相逻辑运算，只有当两个输入变量相同时，输出才为同时，输出才为1。 同或逻辑

11、状态表同或逻辑状态表ABF001101011001F=A B ABBA FAB=12828从状态表可以看出，从状态表可以看出，两个变量两个变量的异或和同的异或和同或互为反函数。或互为反函数。ABF000011101110ABF001010100111异异或或同同或或A B BAA B = BA A B C = CBA ?29297.1.3 逻辑代数基本运算规则和基本定律逻辑代数基本运算规则和基本定律逻辑代数又称为布尔代数，它是分析和设计逻逻辑代数又称为布尔代数，它是分析和设计逻辑电路的数学工具。辑电路的数学工具。逻辑变量只能取逻辑变量只能取1和和0两个值，表示两种相反的两个值，表示两种相反的逻

12、辑状态。逻辑状态。逻辑代数所表示的是逻辑关系。逻辑代数所表示的是逻辑关系。30301. 逻辑代数基本运算规则逻辑代数基本运算规则AA0A11AAAAA AA1AA 1A00A AAA A 031312. 逻辑代数基本定律逻辑代数基本定律交换律交换律A+B=B+AAB=BA结合律结合律A+(B+C)=(A+B)+CA(BC)=(AB)C分配律分配律A(B+C)=AB+ACABC=(A+B) (A+C )吸收律吸收律AB+AB=A(A+B ) (A+B) =AA+AB=A A(A+B)=AA+AB=A+BA(A+B)=AB3232AB AA()BAABABAABABAA 推广推广BCABCAA B

13、ACBACAC 证明证明=A B33332. 逻辑代数基本定律逻辑代数基本定律交换律交换律A+B=B+AAB=BA结合律结合律A+(B+C)=(A+B)+CA(BC)=(AB)C分配律分配律A(B+C)=AB+ACABC=(A+B) (A+C )吸收律吸收律AB+AB=A(A+B ) (A+B) =AA+AB=A A(A+B)=AA+AB=A+BA(A+B)=AB反演律反演律BABA BAAB 3434反演律反演律BABA BAAB 推广推广ABCABCABCABC基本定律的灵活运用：基本定律的灵活运用： 利用一个逻辑函数代换定律中的利用一个逻辑函数代换定律中的A或或B，等式仍然成立。等式仍然

14、成立。7.1.4 逻辑函数的代数法化简与变换逻辑函数的代数法化简与变换3535逻辑函数逻辑函数：通过与、或、非等逻辑运算把各：通过与、或、非等逻辑运算把各个变量联系起来，就构成了一个逻辑函数。个变量联系起来，就构成了一个逻辑函数。逻辑电路图逻辑电路图：在数字电路中，用逻辑符号表示：在数字电路中，用逻辑符号表示的逻辑关系的电路，称为逻辑电路图。的逻辑关系的电路，称为逻辑电路图。例例3636CAABBACACAABF )(ABCF0 00 00 00 00 00 01 11 10 01 10 00 00 01 11 11 11 10 00 00 01 10 01 10 01 11 10 01 11

15、 11 11 11 1逻辑状态表逻辑状态表同同一逻辑一逻辑关系表达式不唯一关系表达式不唯一3737CAABBACACAABF )(与或表达式与或表达式或与表达式或与表达式与非与非表达式与非与非表达式同同一逻辑一逻辑关系表达式不唯一，逻辑电路不唯一关系表达式不唯一，逻辑电路不唯一。3838BAF&1&1ACCAABF CAF1AB11&)(BACAF CAF1AB&CAABF 3939 利用逻辑代数基本运算规则和基本定律对逻利用逻辑代数基本运算规则和基本定律对逻辑函数进行化简和变换。辑函数进行化简和变换。同同一逻辑一逻辑关系表达式不唯一，关系表达式不唯一，逻辑电路

16、不唯一，逻辑电路不唯一，究竟究竟使用哪种使用哪种表达式？表达式？要要看使用哪种门电路。看使用哪种门电路。4040例例1：化简化简CABBAABCF 解解BACCAB )(CABBAABCF BAAB BAA)( B 4141例例2：化简化简DCBAABCF 解解DCBAABCF DCBABC DCABC DAB 11 A+AB=A+B4242DCBAABCF 方法二方法二DABCABC D 11 4343例例3：试：试证证明明BAABBABA 证明证明ABABAB AB)(BABA BAAB ()()AB AB4444例例4：化简化简BCCAABF 解解BCCAABF BCAACAAB)( A

17、BACABCABC可作为定律用可作为定律用CAABBCCAAB ABCACB(1)(1) ABAC例例5：将将CAABF 变为与非与非式变为与非与非式 。解解CAABF ABAC非非非律非律反演律反演律4545ABAC 7.2 集成逻辑门集成逻辑门4646优点：可靠性高、体积小、转换速度快等优点：可靠性高、体积小、转换速度快等分类：分类：TTL(Transistor-Transistor logic)门电路门电路CMOS(Complementary Metal Oxide Semiconductor)门电路门电路47477.2.1 TTL门电路门电路1. 与非门与非门+5VFR4R2R1T2R

18、5R3T3T4T1T5AB4848+5VFR4R2R1T2R5R3T3T4T1T5ABF&AB4949&123456714 13 12 11 10 98电源电源+5V地地7400管脚排列图管脚排列图5050（1 1）电压传输特性电压传输特性&5VVVUiUoUo/VUi/V1233.601230.33.60.35151Uo/VUi/V1233.6012353.62.40.40.30高电平高电平逻辑逻辑1低电平低电平逻辑逻辑0输出输出输入输入00.30.81.83.6 5低电平低电平逻辑逻辑0 高电平高电平 逻辑逻辑1（2 2）主要参数主要参数 输输出出高高、低低电电平平

19、 输入高、低输入高、低电平电平5252Uo/VUi/V1233.60123输入输入00.30.81.83.6 5低电平低电平逻辑逻辑0 高电平高电平 逻辑逻辑1（2 2）主要参数主要参数抗干扰抗干扰容限容限低电平噪声容限低电平噪声容限UNL=0.8-0.3=0.5V高电平噪声容限高电平噪声容限UNH=3.6-1.8=1.8V0.35353平均平均传输延迟时间传输延迟时间&理想波形理想波形UiUo实际波形实际波形tpHLtpLH平均传输延迟时间平均传输延迟时间pdpHLpLH1()2ttt5050 扇出系数扇出系数 No一一个门电路能够驱动同类型门的个数。个门电路能够驱动同类型门的个数。

20、UiUo导导通延通延迟时间迟时间截止截止延延迟时间迟时间ABCD54542. 集电极开路门（集电极开路门（OC门，门，Open collector）+5VFR2R1T2R3T1T3AB&FAB逻辑符号逻辑符号RVCC&FABRVCC5555&FABRVCC工程实践中，可将几个工程实践中，可将几个OC门的输出端并联门的输出端并联使用，以实现与逻辑，称为使用，以实现与逻辑，称为“线与线与”。F=F1F2VCCF1F2FR&AB&CD56563. 三态门三态门三态门除了输出高、低电平这两种状态之外，还三态门除了输出高、低电平这两种状态之外，还有第三种状态，即有

21、第三种状态，即高阻抗状态（开路状态）高阻抗状态（开路状态），这，这时，三态门与外接线路无电的联系。时，三态门与外接线路无电的联系。逻辑符号逻辑符号FENBA&ENFENBAEN&输入端输入端控制端控制端高电平有效高电平有效低电平有效低电平有效5757可实现用可实现用一条一条总线分时轮流传送多路信号而不总线分时轮流传送多路信号而不互相干扰。互相干扰。“1”“0”“0”A1 B15858可实现数据的双向传输。可实现数据的双向传输。15959高高阻阻态态07.2.2 使用集成逻辑门的注意事项使用集成逻辑门的注意事项6060电源电压有：额定电源电压和极限电源电压电源电压有：额定电源电压

22、和极限电源电压额定额定电源电压：正常电源电压：正常工作时电源电压的允许工作时电源电压的允许大小，大小，TTL电路电路74LS系列系列为为55CMOS电路电路4000B系列为系列为318V极限极限电源电压：超过电源电压：超过该电源电压器件将永久该电源电压器件将永久损坏，损坏，TTL电路为电路为7VCMOS电路电路4000系列为系列为18V6161输入高电平电压应大于输入高电平电压应大于UIHmin而小于电源电压；而小于电源电压；输入低电平应大于输入低电平应大于0而小于而小于UILmax。输入电平小于输入电平小于0或大于电源电压将有可能损坏集或大于电源电压将有可能损坏集成电路。成电路。除除OC门和

23、三态门外普通门电路输出不能并联；门和三态门外普通门电路输出不能并联；否则可能烧坏器件。否则可能烧坏器件。门电路的输出带同类门的个数不得超过扇出系门电路的输出带同类门的个数不得超过扇出系数，否则可能造成状态不稳定数，否则可能造成状态不稳定；在在速度高时带负载数尽可能少。速度高时带负载数尽可能少。6262与非门的多余输入端应接高与非门的多余输入端应接高电平电平与非门的不用输入端的处理与非门的不用输入端的处理AB&+VCCA&悬空悬空AB&AB&+VCC13kCMOS与非与非门不能用门不能用6363或非门的不用输入端的处理或非门的不用输入端的处理1AB1AB或非门或非

24、门的多余输入端应接低的多余输入端应接低电平电平64647.3 组合逻辑电路组合逻辑电路 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的设计组合逻辑电路的设计研究研究内容内容7.3.1 组合逻辑电路的分析组合逻辑电路的分析6565 根据根据给出的逻辑电路图，找出输出信号与输入信给出的逻辑电路图，找出输出信号与输入信号之间的逻辑关系，由此判断出它的逻辑功能。号之间的逻辑关系，由此判断出它的逻辑功能。6666= A AB B AB.FA B.A B.A. .A BBF1.AB&FF3F2.6767反演律反演律反演律反演律6868ABF000011101110从状态表可以看出，当从状态表可

25、以看出，当A、B相同时，输出为相同时，输出为0，相异时，输出为相异时，输出为1。该电路实现异或逻辑，称为异或门。该电路实现异或逻辑，称为异或门。6969例例 2：列出逻辑状态表分析图示电路的逻辑功能。列出逻辑状态表分析图示电路的逻辑功能。 BC=1=1AFCB CBA CBAF 7070ABCF00000011010101101001101011001111当当A、B、C三个输入变三个输入变量中有奇数个量中有奇数个1时电路输时电路输出为出为1，否则为，否则为0。该电。该电路是判奇电路路是判奇电路。实现实现奇偶校验功能。奇偶校验功能。CBAF 7.3.2 组合逻辑电路的设计组合逻辑电路的设计71

26、71根据根据给定的逻辑功能要求，设计能实现该功给定的逻辑功能要求，设计能实现该功能的简单而又可靠的逻辑电路。能的简单而又可靠的逻辑电路。 设计组合逻辑电路时，基于选用器件的不同，设计组合逻辑电路时，基于选用器件的不同，有着不同的设计方法，一般的设计方法有：有着不同的设计方法，一般的设计方法有：用集成门电路设计组合逻辑电路。用集成门电路设计组合逻辑电路。 用中规模集成电路（用中规模集成电路（MSI）设计组合逻辑电路。）设计组合逻辑电路。用可编程逻辑器件（用可编程逻辑器件（PLD）设计组合逻辑电路。）设计组合逻辑电路。7272依据逻辑要依据逻辑要求，列出逻求，列出逻辑状态表辑状态表写出逻辑写出逻辑

27、表达式表达式运用逻辑运用逻辑代数化简代数化简或变换或变换 画出逻画出逻辑图辑图用集成门电路设计组合逻辑电路的一般用集成门电路设计组合逻辑电路的一般步骤如下：步骤如下： 7373例例1 1：设计三人表决电路（设计三人表决电路（A、B、C）。每人一个）。每人一个按键，如果同意则按下，不同意则不按。结果用指按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。示灯表示，多数同意时指示灯亮，否则不亮。首先确定逻辑变量取首先确定逻辑变量取0、1的含义：的含义：A、B、C分别表示三人按键的状态，分别表示三人按键的状态，按下为按下为“1”，不按为，不按为“0”。 F表示表示指示

28、灯的亮灭，灯亮为指示灯的亮灭，灯亮为“1”， 不亮不亮为为“0”。逻辑要求：两个人（包括两个逻辑要求：两个人（包括两个人）以上同意，指示灯亮人）以上同意，指示灯亮0111 0 0 1 01 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C F 7474ABCCABCBABCAF 0111 0 0 1 01 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C F 步骤：步骤：找出输出为找出输出为 1的行；的行；将这一行所有输入变量写成与项将这一行所有输入变量写成与项。 注意：在真值表中，输入变量为注意：在真

29、值表中，输入变量为1时用原变量（时用原变量（A）表示，输入变量为）表示，输入变量为0时时，用反变量（，用反变量（ A ）表示；表示；将将所有所有与项与项进行或。进行或。这个这个表达式也称为最小项表达式，与表达式也称为最小项表达式，与真表有一一对应的关系，具有唯一性真表有一一对应的关系，具有唯一性。7575CABCABF ABCCABCBABCAF 化简逻辑式可得化简逻辑式可得CABCABF CABCAB CABCAB 7676ABFC&FAB BC CA7777例例2：旅客列车旅客列车分动车分动车D、直达特快、直达特快Z、特快、特快T，并依此为优先通行次序。某站在同一时间只能并依此为优

30、先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车有一趟列车从车站开出，即只能给出一个开车信号。试画出满足上述要求的逻辑电路（用与信号。试画出满足上述要求的逻辑电路（用与非门实现）。设非门实现）。设A、B、C分别代表动车分别代表动车、直达直达特快、特快、特快，开车信号分别为特快，开车信号分别为FA、FB、FC。直达特快直达特快特快特快动车动车7878根据逻辑要求写出状态表根据逻辑要求写出状态表A、B、C : 1申请出申请出站站 0不出站不出站FA、FB、FC : 1亮亮 0灭灭ABCFAFBFC0000000010010100100110101001001011001101

31、00111100写逻辑表达式写逻辑表达式AFABCABCABCABC BCACBAFB CBAFC 7979化简逻辑表达式并转换化简逻辑表达式并转换画出逻辑电路图画出逻辑电路图&ABCFAFBFC=AFABCABCABCABC A BFABCABCABAB CFABCABC 7.3.3 常用中规模组合逻辑电路及其应用常用中规模组合逻辑电路及其应用80801.1.数据选择器数据选择器8181数据选择器（数据选择器（Mulitiplexer，简称，简称MUX）又称多路）又称多路开关，能够实现从多路数据中选择一路进行传输。开关，能够实现从多路数据中选择一路进行传输。（1）数据数据输入输入端端

32、选择控制端选择控制端数据输数据输出端出端使能控制端使能控制端表示低电平有效表示低电平有效D3D2D1D0A1A0WE82824选选1MUX的功能表的功能表选择器禁止选择器禁止工作，工作，W=0。ED0D1D2D3A0A1W4选选1MUX逻辑符号逻辑符号输入输入输出输出A1A0EW00110101100000D0D1D2D3 E1 ，E8383 E=0，选择器工作，选择器工作，哪一路数据被选中由哪一路数据被选中由A0、A1的不同的不同组合决定。组合决定。 301201101001DAADAADAADAAW ED0D1D2D3A0A1W4选选1MUX逻辑符号逻辑符号选择器选择器工作。工作。4选选1

33、数据选择器的输出逻辑函数数据选择器的输出逻辑函数W 为为4选选1MUX的功能表的功能表输入输入输出输出A1A0EW00110101100000D0D1D2D3E8484&11111WD0D1D2D3A0A1E100101102103WA A DA A DA A DA A D 4选选1数据选择器逻辑电路图数据选择器逻辑电路图8585（2）8选选1数据选择数据选择器（器（74LS151）1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0E A2 A1 A0 W D0D1D2D3D4D5D6D7 0100000000ENWA0A1A2D0D1D2D3D4

34、D5D6D7逻辑符号逻辑符号EEW8686 E=1时时， 选择器禁止工作选择器禁止工作W=0； E=0时时，选择器工作选择器工作70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAW 1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0E A2 A1 A0 W D0D1D2D3D4D5D6D7 0100000000（3 3）用数据选择器设计逻辑电路的方法）用数据选择器设计逻辑电路的方法列真值表；列真值表；列逻辑表达式；列逻辑表达式；将逻辑表达式整理成将逻辑表达式整理成MUXMUX的标

35、准形式；的标准形式；确定选择控制端取值，确定选择控制端取值，A A1 1= =？ A A0 0= =？确定数据输入端取值，确定数据输入端取值，D D0 0= =？ D D1 1= =？ D D2 2= =？ D D3 3= =？画接线图。画接线图。87878888解：解：（2）将）将F进行转换后与进行转换后与4选选1MUX输出函输出函数的标准形式进行比较数的标准形式进行比较301201101001DAADAADAADAAW 令令A1=A，A0=B，W=F，代入，代入MUX输出函数，输出函数，例例1 1: : 用用4 4选选1 1数据选择器实现函数数据选择器实现函数CABAF （1）写出）写出4

36、选选1MUX的输出函数的输出函数CBABCACBACBA)BB(CA)CC(BACABAF ED0D1D2D3A0A1W4选选1MUX逻辑符号逻辑符号8989D0=C ， D1=C， D2=1 ， D3=0ABABCABC3210ABDDBABDADBA 对比可得对比可得4选选1MUX实现逻辑函数实现逻辑函数F接线示意图接线示意图 使能端应为使能端应为有效电平有效电平ABCABCABCABCABCFED0D1D2D3A0A1W+5V9090例例2 2：用用8 8选选1 1数据选择器设计三人表决电路（数据选择器设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则）。每人一个按键

37、，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。否则不亮。ABCCABCBABCAF 逻辑状态表见逻辑状态表见7.3.2例题，此处略。例题，此处略。逻辑表达式为逻辑表达式为与用集成门电路设计组合逻辑电路不同，无需化与用集成门电路设计组合逻辑电路不同，无需化简逻辑表达式，而是将逻辑表达式整理成与数据简逻辑表达式，而是将逻辑表达式整理成与数据选择器的标准表达式相同的形式。选择器的标准表达式相同的形式。解：解：ENWA0A1A2D0D1D2D3D4D5D6D7逻辑符号逻辑符号WE9191写出写出8选选1MUX的输出函数的输出

38、函数70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAW 将将F与与W比较，令比较，令A2=A，A1=B，A0=C，F=WD3= D5=D6=D7=1D0=D1=D2=D4=0则则ABCCABCBABCAF 9292令令A2=A，A1=B，A0=C，D3= D5=D6=D7=1D0=D1=D2=D4=0则则A2ENWMUXA0A1D0D1D2D3D4D5D6D7ABCFEA2+5V2. 编码器编码器9393数字系统中有许多数值、文字符号等信息，用若数字系统中有许多数值、文字符号等信息，用若干位干位0和和1组成一个二进

39、制数码组（简称代码），组成一个二进制数码组（简称代码），并指定它所代表的信息，称为并指定它所代表的信息，称为“编码编码”。实现编码功能的逻辑电路称为实现编码功能的逻辑电路称为编码器编码器。编码器分为：二进制编码器、优先二进制编码编码器分为：二进制编码器、优先二进制编码器、二十进制编码器等。这里只简单介绍二器、二十进制编码器等。这里只简单介绍二进制编码器。进制编码器。9494 编码器编码器9595例：把例：把I0，I1， ， I7八个输入信号编成对应的二八个输入信号编成对应的二进制代码输出。进制代码输出。编码器每次只能对一个信号进行编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时

40、有效。编码，不允许两个或两个以上的信号同时有效。设输入信号高电平有效。设输入信号高电平有效。解：解：8个输入信号，输出需用个输入信号，输出需用3位二进制代码，位二进制代码，用用Y2 、Y1、Y0表示表示 。96963位二进制编码器状态表位二进制编码器状态表I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y010000000输输 入入 输输 出出01000000001000000001000000001000000001000000001000000001000011110011001101010101Y2 = I4 + I5 + I6 +I7Y1 = I2+I3+I6+I7Y0 =

41、 I1+ I3+ I5+ I7写出写出逻辑式逻辑式9797Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7转换转换成成“与非与非”式式9898根据逻辑表达式可画出用集成门电路构成的根据逻辑表达式可画出用集成门电路构成的3位二进制编码器的逻辑电路位二进制编码器的逻辑电路图。图。 这个这个3 3位二进制编码器有位二进制编码器有8 8个输

42、入端个输入端3 3个输出端，个输出端，所以也称所以也称8-38-3线编码器。线编码器。83线编码器线编码器 3.译码器译码器9999译码是编码的逆过程译码是编码的逆过程，它，它将输入的二进制代码按其将输入的二进制代码按其编码时所赋予的含义译成相应的信号输出，输出信编码时所赋予的含义译成相应的信号输出，输出信号以高、低电平表示。号以高、低电平表示。 译码器分为：二进制译码器、二十进制译码器译码器分为：二进制译码器、二十进制译码器和显示译码器等。和显示译码器等。100100二进制译码器（又称为二进制译码器（又称为n2n线译码器）线译码器） 10110174LS139双双24线译码器线译码器74LS

43、139逻辑状态表逻辑状态表102102例：应用例：应用24线译码器将四个外部设备线译码器将四个外部设备A、B、C、D的数据分时送入计算机中。的数据分时送入计算机中。 译码器工作译码器工作103103011110选中选中数据数据10410474LS138 38线线译码器译码器105105在数字系统中，常常需要将测量和运算的结果在数字系统中，常常需要将测量和运算的结果直接以人们习惯的十进制数字形式显示出来。直接以人们习惯的十进制数字形式显示出来。为此，要把二为此，要把二十进制代码送到译码器，并用十进制代码送到译码器，并用译码器的输出去驱动数码显示器件，显示相应译码器的输出去驱动数码显示器件，显示相

44、应的数字。的数字。 译码器译码器二十进二十进制代码制代码驱动器驱动器显示器显示器常用七段半常用七段半导体数码管导体数码管106106 半导体数码管中的半导体数码管中的LED连连接方式接方式共阴极共阴极共阳极共阳极+5Va b c d e f ga b c d e f g107107七段显示译码器七段显示译码器74LS49与半导体数码管与半导体数码管的连接示意图的连接示意图 上拉电阻上拉电阻共阴极共阴极二十进二十进制代码制代码7.4 集成触发器108108双稳态触发器是一种具有记忆功能的基本逻辑单双稳态触发器是一种具有记忆功能的基本逻辑单元电路，它有两种稳定状态：元电路，它有两种稳定状态：0态态

45、和和1态态，在，在触发触发信号信号的作用下，可以从原来的一种稳定状态翻转的作用下，可以从原来的一种稳定状态翻转到另一种稳定状态。到另一种稳定状态。按逻辑功能的不同可分为按逻辑功能的不同可分为R-S触发器、触发器、J-K触发器、触发器、D触发器和触发器和T触发器等；按电路结构的不同可分为触发器等；按电路结构的不同可分为基本触发器、电平触发器和边沿触发器。基本触发器、电平触发器和边沿触发器。 109109触发器触发器QQ一个或多一个或多个输入个输入Q端的状态代表端的状态代表触发器的状态触发器的状态Q=1，Q0时称触时称触发器处于发器处于“1”态态Q=0，Q1时称触时称触发器处于发器处于“0”态态只

46、需了解触发器的基本工只需了解触发器的基本工作原理，作原理，重点掌握逻辑功重点掌握逻辑功能能，以便能正确的使用。，以便能正确的使用。逻辑状态相反，逻辑状态相反，否则为非法输出否则为非法输出7.4.1 RS触发器110110将两个与非门的输出端、输入端相互交叉连接，将两个与非门的输出端、输入端相互交叉连接，就构成了基本就构成了基本R-S触发器触发器 。输入端输入端输出端输出端&G1&G2SDRDQQ111111&G1&G2SDRDQQRDSDQ01101100112112 RD = 0 ， SD=110RD端称为端称为置置0端或端或复位端复位端 101&G1

47、&G2SDRDQQ加输入信号前加输入信号前Q=0或或Q=1加输入信号后加输入信号后Q=01011311301011&G1&G2SDRDQQ加输入信号前加输入信号前Q=0或或Q=1加输入信号后加输入信号后Q=110 RD =1 ， SD=0SD端称为置端称为置1端或置位端端或置位端 114114 RD = 1 ， SD=111nQnQ触发器保触发器保持原状态持原状态触发器具有触发器具有记忆功能记忆功能Qn触发器原状态触发器原状态&G1&G2SDRDQQ115115 RD = 0 ， SD=000不符合触发器的两不符合触发器的两个输出状态相反的个输出状态相反

48、的要求。对应的输入要求。对应的输入状态禁止加入。状态禁止加入。11&G1&G2SDRDQQ116116逻辑符号逻辑符号RDSDQ说明说明010复位复位101置位置位11保持原状态保持原状态记忆记忆00不确定不确定禁止禁止SDRDQQ117117SD&G1&G2RDQQ&G3&G4SRCP基本基本RS触发器触发器控制电路控制电路输入端输入端时钟脉冲时钟脉冲输入端输入端118118SD&G1&G2RDQQ&G3&G4SRCP直接置直接置1端端直接置直接置0端端SD，RD 用于用于预置触发器的预置触发器的初始状态。初始状

49、态。工工作过程中应处作过程中应处于高电平于高电平，对，对电路工作状态电路工作状态无影响。无影响。SDRDQ011100119119钟控钟控RS状态表状态表Qn时钟脉冲到来前触发器的状态时钟脉冲到来前触发器的状态Qn+1时钟脉冲到来后触发器的状态时钟脉冲到来后触发器的状态CP高电平时触发器状态由高电平时触发器状态由R、S确定确定CPSRQn+10 Qn100Qn10101101111不定不定11SD&G1&G2RDQQ&G3&G4SRCP电平电平触发触发120120钟控钟控RS触发器的逻辑符号触发器的逻辑符号SDRDQQSRCP121121Q空翻空翻边沿触发器可以

50、解决空翻问题。边沿触发器可以解决空翻问题。122122SDRDQQJKC7.4.2 J-K触发器触发器 JK触发器逻辑状态表触发器逻辑状态表逻辑符号逻辑符号JKQn+1说明说明00110101Qn01Qn输出状态不变输出状态不变同同J端状态端状态同同J端状态端状态输出状态翻转输出状态翻转方框内的方框内的“”表示边沿触发，表示边沿触发，边框外的边框外的“”表示下降沿触发表示下降沿触发 123123例：例：已知一已知一下降沿触发下降沿触发J-K触发器，触发器，J、K及及CP波形波形如图所示。设触发器初始状态为如图所示。设触发器初始状态为0。试画出输出端。试画出输出端Q的波形。的波形。 CPJKQ7

51、.4.3 D触发器DQn+1说明说明0101输出状态与输出状态与D端相同端相同124124SDRDQQDCD触发器状态表触发器状态表上升沿触发上升沿触发逻辑符号逻辑符号125125例：例：分析图示电路的逻辑功能，并画出分析图示电路的逻辑功能，并画出Q端的波端的波形。设触发器初始状态为形。设触发器初始状态为0。SDRDQQDCCP该电路的功能为来一个该电路的功能为来一个CP脉冲，脉冲，Q端状端状态翻转一次，具有计数功能。态翻转一次，具有计数功能。 126126例：例：分析图示电路的逻辑功能。分析图示电路的逻辑功能。SDRDQQJKCTJKQn+100110101Qn01QnTQn+101QnQn

52、T触发器触发器7.4.4 触发器应用举例127127机械按钮开关在按下和释放时，通常伴随着一机械按钮开关在按下和释放时，通常伴随着一定时间的触点抖动，接着才能稳定下来。在触定时间的触点抖动，接着才能稳定下来。在触点抖动期间，检测按键的通与断状态，可能导点抖动期间，检测按键的通与断状态，可能导致判断出错。即一次按下或释放被错误地认为致判断出错。即一次按下或释放被错误地认为多次操作，这种情况是不允许出现的。多次操作，这种情况是不允许出现的。消除抖动电路消除抖动电路128128SDRDQRR接口接口电路电路CPU+VCC开关有开关有打向打向SDRDQ0、1多次变换多次变换消除抖动电路的接线图消除抖动

53、电路的接线图129129SDRDQRR接口接口电路电路CPU+VCC开关有开关有 打向打向SDRDQ0、1多次变换多次变换消除抖动电路的接线图消除抖动电路的接线图7.5 时序逻辑电路130130时序逻辑电路时序逻辑电路：在任一时刻的输出信号不仅与当时：在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路的原来状态有关。的输入信号有关，而且还与电路的原来状态有关。同步时序逻辑电路同步时序逻辑电路中，各触发器共用同一个中，各触发器共用同一个时钟脉冲。在时钟脉冲。在异步时序逻辑电路异步时序逻辑电路中，各触发中，各触发器不共用同一个时钟脉冲。器不共用同一个时钟脉冲。分类：分类：同步时序逻辑电路同

54、步时序逻辑电路异步时序逻辑电路异步时序逻辑电路因此，时序逻辑电路中必须包含有存储电路（比如因此，时序逻辑电路中必须包含有存储电路（比如触发器）。触发器）。1311317.5.1 时序逻辑电路的分析时序逻辑电路的分析分析一个时序电路，就是根据已知的时序电路图分析一个时序电路，就是根据已知的时序电路图，从中找出电路的状态在输入变量和时钟信号作，从中找出电路的状态在输入变量和时钟信号作用下的变化规律，从而发现电路逻辑功能。用下的变化规律，从而发现电路逻辑功能。首先判断是同步还是异步。首先判断是同步还是异步。根据所给电路图写出各触发器输入端的逻辑表根据所给电路图写出各触发器输入端的逻辑表达式。达式。根

55、据各触发器输入端的逻辑表达式和触发器的根据各触发器输入端的逻辑表达式和触发器的逻辑功能，列写逻辑状态转换表。逻辑功能，列写逻辑状态转换表。确定该时序电路的状态变化规律和逻辑功能。确定该时序电路的状态变化规律和逻辑功能。分析步骤如下：分析步骤如下：132132RDQ0J0K0C0RDQ1J1K1C1RDQ2J2K2C2CPrC悬空悬空“1”与门与门例例. 分析下图所示的时序逻辑电路的逻辑功能。分析下图所示的时序逻辑电路的逻辑功能。各触发器接同一时钟各触发器接同一时钟脉冲，此电路为同步脉冲，此电路为同步时序电路。时序电路。133133RDQ0J0K0C0RDQ1J1K1C1RDQ2J2K2C2CP

56、rC各触发器接同一时钟各触发器接同一时钟脉冲，此电路为同步脉冲，此电路为同步时序电路。时序电路。J0=1 K0=1J1=Q0K1=Q0J2=Q0Q1K2=Q0Q1134134CP现态现态输输 入入 端端次态次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n112345678000011110011001101010101000100010001000101010101010101011111111111111111000111100110011010101010状态转移表状态转移表135135CPQ0Q1Q2初始初始状态状态第第1个个CP下降下降沿后沿后23456701八个不

57、同的状态可记八个不同的状态可记8个脉冲的个脉冲的个数。能够对脉冲的个数进行个数。能够对脉冲的个数进行计数的电路称为计数器。计数的电路称为计数器。设频率设频率为为f频率为频率为f/2频率为频率为f/4频率为频率为f/8136136000001010100011101110111综上分析：此电路为综上分析：此电路为同步八进制加法计数器同步八进制加法计数器状态转移图状态转移图后一个状态是后一个状态是前一个状态加前一个状态加1，称为加法计，称为加法计数。数。减减1，称为，称为减法计数器减法计数器137137例例.电路如图所示。试分析该电路，说明三组彩灯电路如图所示。试分析该电路，说明三组彩灯点亮的顺序

58、。在初始状态，三个触发器的点亮的顺序。在初始状态，三个触发器的Q端均端均为为0。Q0J0K0C0Q1J1K1C1Q2J2K2C2CPQ11 1J0=Q1 K0=Q2 J1=Q0+Q2 K1=1 12QJ K2=1 138138初态初态输输 入入 端端次态次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n1010010010100011110101111101011111110010101001100100101000110状态转移表状态转移表三组彩灯点亮的顺序：红灯亮三组彩灯点亮的顺序：红灯亮绿灯亮绿灯亮黄黄灯亮灯亮三组灯都亮三组灯都亮三组灯全灭三组灯全灭139139例例.

59、分析下图所示的时序逻辑电路的逻辑功能。分析下图所示的时序逻辑电路的逻辑功能。解：解： CP同时加到触发器同时加到触发器F0和和F2的时钟脉冲输的时钟脉冲输入端，入端，F1的时钟脉冲输入端与的时钟脉冲输入端与Q0相连，因相连，因而是一个而是一个异步计数器异步计数器。 Q0J0K0C0Q1J1K1C1Q2J2K2C2CPF0F1F2140140Q0J0K0C0Q1J1K1C1Q2J2K2C2CPF0F1F21120QJ 11J2=Q0Q1 141141CP初态初态输输 入入 端端次态次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n112345000010011001010000

60、101111111111111111111111111000100110010100五进制计数器五进制计数器状态转移表状态转移表142142CP初态初态输输 入入 端端次态次态Q2nQ1nQ0nJ2K2J1K1J0K0Q2n1Q1n1Q0n101234000010011001010000101111111111111111111111111000100110010100510101110101061100111010107111111101000有效状态有效状态无效状态无效状态能自启能自启1431437.5.2 常用中规模时序逻辑电路及其应用常用中规模时序逻辑电路及其应用寄存器寄存器计数器计数器1441441. 寄存器寄存器寄存器是数字测量和数字控制系统中常用的部寄存器是数字测量和数字控制系统中常用的部件，是计算机的主要部件之一，用来暂时存放件，是计算机的主要部件之一，用来暂时存放数据或指令。数据或指令。 寄存器分为数码寄存器和移位寄存器。寄存器分为数码寄存器和移位寄存器。 145145 数码寄存器数码寄存器数码寄存器具有暂时存放数码的功能，根据数码寄存器具有暂时存放数码的功能，根据需要可