用直接数字合成器(DDS)实现正弦波形发生器设计

1、精选附表1：广州高校同学试验报告开课学院及试验室：物理与电子工程学院-电子楼317室 2016 年 5 月 23 日 学 院物 电班级、专业、班姓名Jason.P学号试验课程名称EDA技术试验成果试验项目名称用直接数字合成器（DDS）实现正弦波形发生器设计指 导 教 师一、 试验目的：学习利用EDA技术、FPGA和直接数字合成器的原理设计一正弦波形发生器。二、 试验内容：1、试验基本原理与功能：DDS技术是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号合成技术，目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。图12-1 DDS

2、的基本原理图图12-1是DDS的基本原理图，频率把握字和相位把握字分别把握DDS输出正(余)弦波的频率和相位。DDS系统的核心是相位累加器，它由一个累加器和一个N位相位寄存器组成。每来一个时钟脉冲，相位寄存器以步长M增加。2、试验主要技术指标：1) 弦波输出频率范围：1kHz10MHz；2) 具有频率设置功能，频率步进：100Hz；3) 输出信号频率稳定度：优于10-4；4) 输出电压幅度：在50负载电阻上的电压峰-峰值Vopp1V；5) 失真度：用示波器观看时无明显失真。3、设计步骤：1) 依据题目要求，参考GW48使用说明书， 选取适当的模式来实现。2) 依据题目要求功能，设计顶层总体结构

3、图。3) 使用VerilogHDL 语言来实现顶层结构中各个模块的功能，并创建顶层文件可调用的图形元件，如：累加器、相位寄存器、加法器、正弦查找表等模块。4) 创建顶层GDF文档，并将各模块连接。5) 依据题目要求，以及第一步所选模式，并查表，定义引脚。6) 编译并下载到目标芯片中。7) 利用试验箱验证所设计项目的各项功能。三、 试验原理图描述：电路原理图的顶层设计说明：1) 1、32位加法器add。由LPM_ADD_SUB宏模块构成。设置了2阶流水线结构，使其在时钟把握下有更高的运算速度和输入数据稳定性。2) 2、32位寄存器ff。由LPM_FF宏模块担当。add与ff构成一个32位相位累加

4、器。其高10位A31.22作为波形数据ROM的地址。3) 3、正弦波形数据ROM。正弦波形数据ROM模块sin_rom的地址线和数据线位宽都是10位。这就是说，其中的一个周期的正弦波数据有1024个，每个数据有10位。其输出可以接一个10位的高速DAC；假如只有8位DAC，可截去低2位输出。ROM中的.mif数据文件可由Guagle_wave.exe软件获得。4) 4、频率把握字输入B17.10。原来的频率把握字是32位的，但为了便利试验验证，把高于17和低于10的输入位分别预先设置成0或1。5) DAC驱动数据口DAC9.0。四、仿真结果：仿真波形随着频率字B17.0的加大，电路中ROM的数据输出的速度也将提高。如当B17.0=0x20、0x40、0x60时，DAC输出数据的速度有很大不同。五、引脚锁定：六、硬件测试结果：下载程序到目标机实物连接图DAC输出的正弦波七、试验心得:通过本次试验使我对DSS信号发生器的构成及工作原理有了肯定的理解，同时也对前面试验的内容进行了一次较为全面的温习，对顶层电路原理图的设计，波形仿真以及宏模块的创建流程有了更加深化的体会。积累了这么多次试验的阅历，使我在肯定程度上把握了Quartus II软件的使用，但在课后还需要多加实操和练习以进一步提高自