第10章工艺集成

1、集成电路中的隔离集成电路中的隔离CMOSCMOS集成电路的工艺集成集成电路的工艺集成双极集成电路的工艺集成双极集成电路的工艺集成 对于单个对于单个MOSFET,MOSFET,由源由源, ,漏漏, ,栅极组成，源、漏是由同种导电类栅极组成，源、漏是由同种导电类型型, ,与衬底导电类型相反，源漏之间的电流需要在栅下感应导电与衬底导电类型相反，源漏之间的电流需要在栅下感应导电沟道后才能形成，只要维持源沟道后才能形成，只要维持源- -衬底衬底PNPN结和漏结和漏- -衬底衬底PNPN结的反结的反偏偏,MOSFET,MOSFET能维持自隔离能维持自隔离。 只要金属引线经过两个只要金属引线经过两个MOSF

2、ETMOSFET之间的区域之间的区域, ,将会形成将会形成寄生的寄生的场效应晶体管，场效应晶体管，MOSMOS集成电路中的隔离就是防止场区的寄生场集成电路中的隔离就是防止场区的寄生场效应晶体管开启效应晶体管开启。uMOSFETMOSFET的构成的构成栅栅1 1栅栅2 2 防止场区的寄生场效应晶体管开启的方法之一是防止场区的寄生场效应晶体管开启的方法之一是提高提高寄生场效应管的阈值电压，使寄生场效应管的阈值电压高寄生场效应管的阈值电压，使寄生场效应管的阈值电压高于集成电路的工作电压于集成电路的工作电压。增加场区增加场区SiOSiO2 2的厚度；的厚度；增大氧化层下沟道的掺杂浓度，即形成沟道增大氧

3、化层下沟道的掺杂浓度，即形成沟道阻挡层。阻挡层。 一般来说一般来说, ,寄生场效应晶体管的阈值电压寄生场效应晶体管的阈值电压需要比集成需要比集成电路的电源电压高电路的电源电压高3-4V3-4V, ,以使相互隔离的两个以使相互隔离的两个MOSFETMOSFET间的间的泄漏电流小于泄漏电流小于1PA1PA。u提供提供MOSFETMOSFET阈值电压的方法阈值电压的方法u实现厚场氧化层的方法实现厚场氧化层的方法局部场氧化（局部场氧化（LOCOS, LOCal Oxidation of Silicon）u局部场氧化的工艺流程局部场氧化的工艺流程（1 1）首先在清洗后的硅片上热氧化制备首先在清洗后的硅片

4、上热氧化制备20-60nm20-60nm的的SiOSiO2 2层作为缓冲层，层作为缓冲层，用于减缓硅衬底与随后淀积的氮化硅层之间的应力；用于减缓硅衬底与随后淀积的氮化硅层之间的应力；（2 2）在）在SiOSiO2 2缓冲层上，利用缓冲层上，利用CVDCVD工艺淀积一层厚度为工艺淀积一层厚度为100-200nm100-200nm的氮化的氮化硅层作为氧化阻挡层；硅层作为氧化阻挡层；（3 3）淀积氮化硅层之后，光刻和刻蚀氮化硅层和二氧化硅缓冲层以形）淀积氮化硅层之后，光刻和刻蚀氮化硅层和二氧化硅缓冲层以形成隔离区，在保留光刻胶的情况下进行场氧化层下面沟道杂质浓度的成隔离区，在保留光刻胶的情况下进行场

5、氧化层下面沟道杂质浓度的注入，形成沟道阻挡层，以提高寄生场效应管的阈值电压。注入，形成沟道阻挡层，以提高寄生场效应管的阈值电压。（4 4）然后进行热氧化。氧化完成后，除去隔离区外的氮化硅和二氧化）然后进行热氧化。氧化完成后，除去隔离区外的氮化硅和二氧化硅缓冲层。硅缓冲层。LOCOSLOCOS隔离工艺流程图隔离工艺流程图然后进行沟道杂然后进行沟道杂质浓度的注入质浓度的注入去除氮化硅去除氮化硅u形成原因形成原因 在局部场氧化过程中，氧化剂透过在局部场氧化过程中，氧化剂透过衬底衬底SiOSiO2 2的横向扩散的横向扩散效应效应, ,在氮化硅的边缘到其内部生成逐渐变薄的二氧化硅层在氮化硅的边缘到其内部

6、生成逐渐变薄的二氧化硅层, ,该部分的形状和鸟的嘴部相似，通常称为该部分的形状和鸟的嘴部相似，通常称为鸟嘴鸟嘴。u带来的影响带来的影响无用的过渡区，降低了集成度，影响平坦度无用的过渡区，降低了集成度，影响平坦度u改进的方法改进的方法回刻回刻LOCOSLOCOS工艺；多晶硅缓冲层的工艺；多晶硅缓冲层的LOCOSLOCOS工艺；工艺；界面界面保护的局部氧化工艺；侧墙掩蔽的隔离工艺；保护的局部氧化工艺；侧墙掩蔽的隔离工艺；自对自对准平面氧化工艺准平面氧化工艺 先在缓冲先在缓冲二氧化硅下淀积薄层二氧化硅下淀积薄层SiSi3 3N N4 4，保护了下面，保护了下面的硅界面，该氮化硅层抑制了氧化气氛的横向

7、扩散的硅界面，该氮化硅层抑制了氧化气氛的横向扩散, ,降低了鸟嘴的尺寸。降低了鸟嘴的尺寸。界面保护的局部氧化工艺，其英文为：界面保护的局部氧化工艺，其英文为：Sealed-Interface Local OxidationSealed-Interface Local Oxidation简称简称SILOSILOu定义定义u具体流程具体流程 生长缓冲二氧化硅、氮化硅，刻蚀二氧化硅、氮化硅和硅。再淀积第二生长缓冲二氧化硅、氮化硅，刻蚀二氧化硅、氮化硅和硅。再淀积第二层缓冲二氧化硅、氮化硅，并层缓冲二氧化硅、氮化硅，并CVDCVD二氧化硅层，各向异性刻蚀后只留下二氧化硅层，各向异性刻蚀后只留下侧墙二氧

8、化硅保护部分，进行沟道注入和生长氧化层。侧墙二氧化硅保护部分，进行沟道注入和生长氧化层。氮化硅氮化硅释放应力的释放应力的二氧化硅二氧化硅CVD SiO2Si3N4释放应力释放应力的的SiO2去除去除CVDSiO2只只留侧墙的留侧墙的刻出侧墙后的图形刻出侧墙后的图形去除隔离区的氮化硅去除隔离区的氮化硅和二氧化硅，露出硅和二氧化硅，露出硅平面，然后除去侧墙平面，然后除去侧墙CVD二氧化硅二氧化硅去除光刻胶、氮化硅去除光刻胶、氮化硅和缓冲二氧化硅和缓冲二氧化硅进行沟道阻挡层的注入进行沟道阻挡层的注入和生长场二氧化硅层和生长场二氧化硅层隔离区隔离区SiO2SiO2 除了除了LOCOSLOCOS隔离工艺

9、外，还有槽隔离方法，此法也可用在双极器件隔隔离工艺外，还有槽隔离方法，此法也可用在双极器件隔离和离和DRAMDRAM的沟槽电容。的沟槽电容。 浅槽隔离浅槽隔离利用各向异性干法刻蚀工艺在隔离区刻蚀出深度较浅的（利用各向异性干法刻蚀工艺在隔离区刻蚀出深度较浅的（0.30.6um)0.30.6um)沟槽沟槽, ,再用再用CVDCVD方法进行氧化物的填充，随之用方法进行氧化物的填充，随之用CMP CMP 方法除方法除去多余的氧化层，达到在硅片上选择性保留厚氧化层的目的。去多余的氧化层，达到在硅片上选择性保留厚氧化层的目的。Si3N4SiO2淀积保护层淀积保护层+缓冲层缓冲层光刻光刻/刻蚀刻蚀隔离区隔离

10、区刻蚀沟槽刻蚀沟槽CVD淀积氧淀积氧化层化层CMP去除去除Si3N4和多和多余余SiO2保护层保护层Shallow trench isolation工艺工艺u制作方法制作方法 一般一般P P型衬底上形成型衬底上形成n+n+埋层（埋层（做埋层是为了减小集电做埋层是为了减小集电区电阻区电阻）和）和n n型外延层，在外延层上淀积型外延层，在外延层上淀积SiOSiO2 2并进行光刻并进行光刻和刻蚀，去除光刻胶露出隔离区上的和刻蚀，去除光刻胶露出隔离区上的Si,Si,进行进行P P扩散，形成扩散，形成PNPN结。结。u工艺关键工艺关键 为了提高为了提高PNPN结的击穿电压结的击穿电压, ,降低收集区降低

11、收集区- -衬底结的结电衬底结的结电容容,P,P型隔离区不能和型隔离区不能和n+n+埋层接触，必须考虑埋层和隔离区埋层接触，必须考虑埋层和隔离区的最小间距。最小间距要考虑工艺的套刻误差的最小间距。最小间距要考虑工艺的套刻误差, ,及埋层和及埋层和扩散区的横向扩散距离。扩散区的横向扩散距离。u优点优点工艺简单工艺简单一、一、PNPN结隔离结隔离u存在问题存在问题隔离区较宽隔离区较宽, ,有效面积减少有效面积减少, ,集成度下降。集成度下降。P P型隔离区型隔离区推进较深，横向扩散显著，通常推进较深，横向扩散显著，通常P P型隔离区的宽度为型隔离区的宽度为n n层深度的两倍。层深度的两倍。隔离扩散

12、引入了大的收集区隔离扩散引入了大的收集区- -衬底和收集区衬底和收集区- -基区电基区电容，不利于集成电路速度的提高。容，不利于集成电路速度的提高。二、介质隔离二、介质隔离三、深槽隔离三、深槽隔离步骤步骤:1 1、在器件之间刻出深度大于、在器件之间刻出深度大于3um3um的沟槽的沟槽2 2、采用二氧化硅或多晶硅回填、采用二氧化硅或多晶硅回填3 3、CMPCMP使之平坦化使之平坦化优点优点: :1 1、减少器件面积和发射极、减少器件面积和发射极- -衬底间的寄生电容衬底间的寄生电容2 2、增大双极晶体管收集极之间的击穿电压。、增大双极晶体管收集极之间的击穿电压。缺点缺点: :工艺复杂工艺复杂,

13、,成本高成本高l19631963年年CMOSCMOS晶体管晶体管, ,优点是反相器工作时几乎没有静优点是反相器工作时几乎没有静电功耗；电功耗；l19661966年年 掺杂多晶硅替代铝栅电极的掺杂多晶硅替代铝栅电极的MOSFETMOSFET；l19691969年离子注入年离子注入, ,提高了沟道和源漏区域掺杂的控制提高了沟道和源漏区域掺杂的控制能力；能力；l19711971年年IntelIntel采用采用5umAl5umAl栅栅nMOSnMOS技术制成微处理器技术制成微处理器一、一、2020世纪世纪7070年代和年代和8080年代初，年代初， nMOSnMOS技术成为主流技术技术成为主流技术l1

14、9791979年出现硅化物栅技术；年出现硅化物栅技术；l19801980年出现了带侧墙的漏端轻掺杂结构，降低热载流年出现了带侧墙的漏端轻掺杂结构，降低热载流子效应；子效应；l19821982年出现了自对准硅化物技术，降低源漏接触区的年出现了自对准硅化物技术，降低源漏接触区的接触电阻；同时还出现了浅槽隔离；接触电阻；同时还出现了浅槽隔离；l19831983年出现了氮化年出现了氮化SiOSiO2 2栅介质材料，改善可靠性；栅介质材料，改善可靠性；l19851985年晕环技术、双掺杂多晶硅栅年晕环技术、双掺杂多晶硅栅CMOSCMOS结构；结构；l19871987年年IBM 0.1umMOSFET,I

15、BM 0.1umMOSFET,标志超深亚微米标志超深亚微米MOSMOS技术基本技术基本成熟。成熟。二、二、2020世纪世纪8080年代后期年代后期CMOSCMOS集成电路工艺成为主流集成电路工艺成为主流l19871987年年IntelIntel在在386CPU386CPU中引入中引入1.2um CMOS1.2um CMOS技术，至此技术，至此CMOS CMOS 技技术占据统治地位。术占据统治地位。l2020世纪世纪9090年代年代 ：化学机械抛光、大马士革镶嵌工艺和铜互：化学机械抛光、大马士革镶嵌工艺和铜互连技术。连技术。lCMOSCMOS集成电路的发展遵循摩尔定律：每集成电路的发展遵循摩尔定

16、律：每1818个月集成度增加个月集成度增加1 1倍，其间特征尺寸缩小倍，其间特征尺寸缩小2 2 1/21/2倍，性能价格比增加倍，性能价格比增加1 1倍。倍。l20022002年已经发展到年已经发展到0.180.18m m阶段，阶段，0.130.13m m技术已经成熟。技术已经成熟。l一系列新型的非传统一系列新型的非传统CMOSCMOS器件的研制成为热点。相继出现了器件的研制成为热点。相继出现了部分耗尽、全耗尽和超薄体的部分耗尽、全耗尽和超薄体的SOI CMOSSOI CMOS器件、双栅器件、器件、双栅器件、FinFETFinFET等多种新型的器件结构。等多种新型的器件结构。三、三、CMOSC

17、MOS集成电路工艺的发展趋势集成电路工艺的发展趋势u定义：定义：在硅衬底上形成的、掺杂类型与硅衬底相反的区在硅衬底上形成的、掺杂类型与硅衬底相反的区域，使得在同一衬底上可以做域，使得在同一衬底上可以做N N沟道和沟道和P P沟道的沟道的MOSFETMOSFET。u形成：形成：离子注入或扩散离子注入或扩散u类型：类型：n n阱、阱、p p阱、双阱阱、双阱u偏置：偏置：p p型衬底接低电压；型衬底接低电压；n n型衬底接高电压，阱区也需型衬底接高电压，阱区也需接相应的偏置，使接相应的偏置，使pnpn始终处于反向偏置。始终处于反向偏置。u特点：特点：阱区内的器件沟道掺杂浓度高，体效应强，沟道阱区内的

18、器件沟道掺杂浓度高，体效应强，沟道迁移率下降，输出电导下降、结电容增加。迁移率下降，输出电导下降、结电容增加。lp p阱工艺易实现两种场效应晶体关键的性能匹配，适阱工艺易实现两种场效应晶体关键的性能匹配，适用于制备静态逻辑电路用于制备静态逻辑电路lN N阱工艺易于获得高性能的阱工艺易于获得高性能的nMOSnMOS器件器件( (做在低掺杂的衬做在低掺杂的衬底上），常用于微处理器、底上），常用于微处理器、DRAMDRAM等的设计等的设计 一、一、COMS ICCOMS IC中的阱中的阱 在逻辑电路中，希望在逻辑电路中，希望CMOS ICCMOS IC中的中的n n沟和沟和p p沟器件具有数沟器件具

19、有数值上相同的阈值电压，同时为了获得最大的驱动能力，阈值上相同的阈值电压，同时为了获得最大的驱动能力，阈值电压应尽可能小。多晶硅栅电极掺杂类型对于值电压应尽可能小。多晶硅栅电极掺杂类型对于MOSFETMOSFET的的阈值电压控制及器件性能有重要的影响。阈值电压控制及器件性能有重要的影响。u采用采用n+n+多晶硅作为栅电极多晶硅作为栅电极 由于功函数的非对称性由于功函数的非对称性,nMOS,nMOS的阈值电压易调整，的阈值电压易调整，但但pMOSpMOS的阈值电压难以调整，会引起的阈值电压难以调整，会引起pMOSpMOS器件性能的退器件性能的退化。化。u采用采用p+p+多晶硅作为栅电极多晶硅作为

20、栅电极 由于功函数的非对称性由于功函数的非对称性,pMOS,pMOS的阈值电压易调整，的阈值电压易调整，但但nMOSnMOS的阈值电压难以调整，必须采用补偿的方法。的阈值电压难以调整，必须采用补偿的方法。二、二、COMSCOMS集成电路中的栅电极集成电路中的栅电极u理想的方法理想的方法采用采用双掺杂双掺杂多晶硅栅工艺。多晶硅栅工艺。 在同一芯片上分别使用在同一芯片上分别使用n+n+和和p+p+多晶硅栅电极，即多晶硅栅电极，即nMOSnMOS采用采用n+n+多晶硅栅电极，多晶硅栅电极，pMOSpMOS采用采用p+p+多晶硅栅电极。多晶硅栅电极。这样可以使这样可以使nMOSnMOS与与pMOSpM

21、OS在阈值电压、沟道长度、沟道掺在阈值电压、沟道长度、沟道掺杂等多方面对称。但杂等多方面对称。但p+p+多晶硅中的多晶硅中的B B易扩散进入易扩散进入pMOSpMOS的的沟道，影响器件的阈值电压和稳定性。杂质互扩散会引沟道，影响器件的阈值电压和稳定性。杂质互扩散会引起杂质的补偿甚至反转，影响器件的性能。起杂质的补偿甚至反转，影响器件的性能。u离子注入，提高了杂质扩散浓度的可控性。离子注入，提高了杂质扩散浓度的可控性。三、三、COMSCOMS集成电路中的源漏结构集成电路中的源漏结构u轻掺杂源漏结构（轻掺杂源漏结构（LDD),LDD),降低漏区附近强电场引起的降低漏区附近强电场引起的热电子效应，提

22、供器件的可靠性。热电子效应，提供器件的可靠性。u源漏扩展结构，获得超浅扩展区形成浅结源漏扩展结构，获得超浅扩展区形成浅结, ,抑制短沟效抑制短沟效应，并提高器件间的隔离能力。应，并提高器件间的隔离能力。u杂质分布截面为晕环和袋状结构，杂质分布截面为晕环和袋状结构，降低短沟效应降低短沟效应, ,源漏源漏扩展区的横扩扩展区的横扩, ,降低源漏串联电阻。降低源漏串联电阻。 源漏结构的发展主要集中在加工工艺上，从最初的杂源漏结构的发展主要集中在加工工艺上，从最初的杂质扩散，发展到以下各种改进：质扩散，发展到以下各种改进：u自对准技术自对准技术四、自对准结构和接触四、自对准结构和接触 自对准技术是利用单

23、一掩模版在硅片上形成多层自自对准技术是利用单一掩模版在硅片上形成多层自对准结构的技术。可以简化工艺，消除多块掩模版之间对准结构的技术。可以简化工艺，消除多块掩模版之间的对准容差。最常见的是多晶硅栅自对准进行漏源杂质的对准容差。最常见的是多晶硅栅自对准进行漏源杂质注入，同时完成多晶硅栅的杂质注入。注入，同时完成多晶硅栅的杂质注入。u接触接触 在集成电路工艺中，要求形成良好的欧姆接触，以在集成电路工艺中，要求形成良好的欧姆接触，以减小串联电阻。目前通常采用减小串联电阻。目前通常采用硅化物硅化物形成良好的接触。形成良好的接触。硅化物通常是指硅与难熔金属形成的化合物。硅化物通常是指硅与难熔金属形成的化

24、合物。u双极集成电路工艺的发展双极集成电路工艺的发展 双极晶体管是最早发明的具有放大功能的半导体器件，双极晶体管是最早发明的具有放大功能的半导体器件，一直在高速、模拟电路和功率电路占主导地位。但因一直在高速、模拟电路和功率电路占主导地位。但因功耗功耗大，其纵向尺寸无法跟随横向尺寸成比例缩小大，其纵向尺寸无法跟随横向尺寸成比例缩小而被而被CMOSCMOS工工艺排挤。艺排挤。 先进工艺的开发以及对先进工艺的开发以及对高速大电流增益高速大电流增益的要求使得双的要求使得双极工艺再次被重视，目前双极工艺的发展是尽可能和极工艺再次被重视，目前双极工艺的发展是尽可能和CMOSCMOS工艺兼容。工艺兼容。u基

25、本工艺可分为两类基本工艺可分为两类需要在器件之间制备电隔离区需要在器件之间制备电隔离区器件之间自然隔离的双极集成电路工艺器件之间自然隔离的双极集成电路工艺标准埋层双极集成电路标准埋层双极集成电路工艺流程示意图工艺流程示意图共需共需6 6块掩膜板块掩膜板一、深槽隔离一、深槽隔离 深槽隔离是在器件之间刻出深度大于深槽隔离是在器件之间刻出深度大于3 3m m的沟槽，随后采用二的沟槽，随后采用二氧化硅或多晶硅回填，并采用氧化硅或多晶硅回填，并采用CMPCMP使之平坦化。使之平坦化。 深槽隔离可减小器件面积和寄生电容，能显著提高双极集成电路深槽隔离可减小器件面积和寄生电容，能显著提高双极集成电路的集成度

26、和速度。但工艺复杂，成本高。的集成度和速度。但工艺复杂，成本高。二、多晶硅发射极二、多晶硅发射极 在发射区上直接淀积一层多晶硅，并对多晶硅进行掺杂和退在发射区上直接淀积一层多晶硅，并对多晶硅进行掺杂和退火，使杂质扩散到单晶硅形成发射区，并把这层多晶硅留下作为火，使杂质扩散到单晶硅形成发射区，并把这层多晶硅留下作为发射区的接触。此结构改善电流增益和缩小器件的纵向尺寸，获发射区的接触。此结构改善电流增益和缩小器件的纵向尺寸，获得浅的发射极。得浅的发射极。 采用自对准技术，不存在套刻问题，采用采用自对准技术，不存在套刻问题，采用双层多晶硅，有效减双层多晶硅，有效减小器件内部电极接触间的距离。小器件内部电极接触间的距离。三、自对准发射极和基区接触三、自对准发射极和基区接触淀积多晶硅，并进行发射区的淀积多晶硅，并进行发射区的n型型重掺杂，通过快速热退火，利用多重掺杂，通过快速热退火，利用多晶硅