东南大学电子信息工程半导体存储器ppt课件

1、第第4 4章章 半导体存储器半导体存储器教学重点: 半导体存储器的分类 半导体存储器与CPU的衔接微型计算机的构造表示图微型计算机的构造表示图存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备C PU 时钟时钟复位复位电路电路IO/M RDWR ALEA19A8AD7AD0 DEN DT/RCPU CLKREADYRESETSTB OE DO 8282DI 锁存器锁存器 BA 收发器 OET 8286 AB RD WR DB RAM CS DB RD WR I/O PORTRD AB DB ROM译码器译码

2、器译码器8086/8088典型系统半导体存储器半导体存储器外部存储器总线作用总线作用4.1 半导体存储器概述CPUCACHE主存内存主存内存辅存外存辅存外存n存储器是用来存储微型存储器是用来存储微型计算机义务时运用的信计算机义务时运用的信息程序和数据的部息程序和数据的部件，正是由于有了存储件，正是由于有了存储器，计算机才有信息记器，计算机才有信息记忆功能。忆功能。n越接近越接近CPU的存储器速的存储器速度越快而容量越小。度越快而容量越小。4.1.1 两大类两大类内存、外存内存、外存n内存存放当前运转的程序和数据。n特点：快，容量小，随机存取，CPU可直接访问。n通常由半导体存储器构成nRAMn

3、掉电后信息丧失n外存存放非当前运用的程序和数据。n特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才干访问。n通常由磁、光存储器构成，也可以由半导体存储器构成n磁盘、磁带、CD-ROM、DVD-ROM、固态盘。n掉电后信息不丧失存放器组存放器组高速缓存高速缓存Cache系统主存储器系统主存储器硬盘硬盘磁盘存储器磁盘存储器磁带存储设备磁带存储设备光盘存储设备光盘存储设备存储器分级组成存储器分级组成在在CPU内部的内部的通用存放器通用存放器集成度小的集成度小的静态静态RAM简称内存，用简称内存，用于存放运转的于存放运转的程序和数据程序和数据红区为半导体存储器红区为半导体存储器绿区其它介质存储

4、器绿区其它介质存储器半导体存储器半导体存储器 n由可以表示二进制数由可以表示二进制数“0和和“1的、具有的、具有记忆功能的一些半导体器件组成。如触发记忆功能的一些半导体器件组成。如触发器、器、MOS管的栅极电容等。管的栅极电容等。n能存放一位二进制数的器件称为一个存储能存放一位二进制数的器件称为一个存储元。元。n假设干存储元构成一个存储单元。假设干存储元构成一个存储单元。4.1.2 半导体存储器的分类n按运用属性按运用属性n随机存取存储器随机存取存储器RAM：可读可写、断电：可读可写、断电丧失丧失n只读存储器只读存储器ROM：正常只读、断电不丧：正常只读、断电不丧失失详细分类，请看图示半导体存

5、储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 ROM随机存取存储器随机存取存储器RAM静态静态RAMSRAM动态动态RAMDRAM 同步动态同步动态RAMSDRAM掩膜式掩膜式ROM一次性可编程一次性可编程ROMPROM 紫外线擦除可编程紫外线擦除可编程ROMEPROM电擦除可编程电擦除可编程ROMEEPROM闪存闪存FLASH详细展开，留意对比4.1.3 半导体存储器的主要目的半导体存储器的主要目的n容量：每个存储器芯片所能存储的二进容量：每个存储器芯片所能存储的二进制数的位数。制数的位数。n 存储器容量单元数存储器容量单元数数据线位数数据线位数1、4或或8位位n

6、 例：例：Intel 2114芯片的容量为芯片的容量为1K4位，位，Intel 6264芯片为芯片为8K8位。位。n存取速度：从存取速度：从CPU给出有效的存储器地给出有效的存储器地址到存储器给出有效数据需求的时间。址到存储器给出有效数据需求的时间。六管静态RAM存储单元6个MOS管组成；T1T4管组成双稳态触发器；T1、T2放大管；T3、T4负载管；T5、T6控制管；存取速度快、集成度小、功耗 大； 61162K8位 62648K8位4.2.1 静态静态RAM半导体存储器芯片的构造地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE

7、CS 存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单根据输入的地址编码来选中芯片内某个特定的存储单元元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作 存储体n每个存储单元具有一个独一的地址，每个存储单元具有一个独一的地址，可存储可存储1位或多位二进制数据位或多位二进制数据;n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：n 芯片的存储容量芯片的存储容量2MNn 存储单元数存储单元数存储单元的位数存储单元的位数n M：芯片的地址线

8、根数：芯片的地址线根数;n N：芯片的数据线根数。：芯片的数据线根数。 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码 片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进展读写操作；有效时，可以对该芯片进展读写操作；n输出输出OE*n控制读操作。有效时，芯片内数据输控制读操作。有效时，芯片内数据输出；出；n该控制端对应系统的读控制线；该控制端对应系统的读控制线；n写写WE*n控制写操作。有效时，数据进入芯片控制写操作。有效时，数据进入芯片中；中

9、；n该控制端对应系统的写控制线。该控制端对应系统的写控制线。SRAM芯片芯片6116读出逻辑：读出逻辑：CS*=0, OE*=0, WE*=1写入逻辑：写入逻辑：CS*=0, OE*=1, WE*=0高阻：高阻：CS*1SRAM芯片芯片6116有2K8位=16384个存储位，2K表示芯片内的地址有11位A0A10，8位表示一个单元有8个二进制位；6116芯片的义务方式：SRAM芯片6264n存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS

10、1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716154.2.2 动态RAMnDRAM的根本存储单元是单个场效应管的根本存储单元是单个场效应管及其极间电容；及其极间电容；n必需配备必需配备“读出再生放大电路进展刷新；读出再生放大电路进展刷新；n每次同时对一行的存储单元进展刷新；每次同时对一行的存储单元进展刷新；nDRAM普通采用普通采用“位构造存储体：位构造存储体：n每个存储单元存放一位；每个存储单元存放一位；n需求需求8个存储芯片构成一个字节单元；个存储芯片构成一个字节

11、单元；n每个字节存储单元具有一个地址。每个字节存储单元具有一个地址。动态RAM的根本单元动态动态RAM是以是以MOS管栅极管栅极电容能否充有电荷来存储信电容能否充有电荷来存储信息；息；由于只用一个管子，所以功由于只用一个管子，所以功耗很低，存储容量可做得很耗很低，存储容量可做得很大。它是由大。它是由T1管和寄生电容管和寄生电容Cs组成的。组成的。DRAM芯片2164n存储容量为存储容量为64K1n16个引脚：个引脚：n8根地址线根地址线A7A0n1根数据输入线根数据输入线DINn1 根 数 据 输 出 线根 数 据 输 出 线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*

12、n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111094.3 只读存储器EPROMEPROM 2764EEPROMEEPROM 2864A4.3.2 EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n普通运用专门的编程器烧写器普通运用专门的编程器烧写器进展编程进展编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出厂未编程前，每个根本存储单元出厂未编程前，每个根本存储单元都是信息都是信息1n编程就是将某些单元写入信

13、息编程就是将某些单元写入信息0DSSiO2GN衬底衬底24VP+P+ +浮栅浮栅MOSDS浮栅管浮栅管字线字线位位线线输输出出位位线线Vcc存储原理存储原理EPROM芯片2764n存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716154.3.3

14、E2PROMn用加电方法，进展在线无需拔下，用加电方法，进展在线无需拔下，直接在电路中擦写擦除和编程一直接在电路中擦写擦除和编程一次完成次完成n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法EEPROM芯片2864An存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272

15、625242322212019181716154.4 半导体存储器与CPU的衔接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的衔接的衔接n译码方法同样适宜译码方法同样适宜I/O端口端口4.4.1 存储芯片与CPU的配合n存储芯片与存储芯片与CPU总线的衔接，有两个总线的衔接，有两个很重要的问题：很重要的问题：nCPU的总线负载才干的总线负载才干nCPU能否带动总线上包括存储器在内能否带动总线上包括存储器在内的衔接器件；的衔接器件；n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合。能否与存储器的存取速度相配合。1. 总线驱动n

16、CPU的总线驱动才干有限；的总线驱动才干有限；n单向传送的地址和控制总线，可采单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等用三态锁存器和三态单向驱动器等来加以锁存和驱动；来加以锁存和驱动；n双向传送的数据总线，可以采用三双向传送的数据总线，可以采用三态双向驱动器来加以驱动。态双向驱动器来加以驱动。2. 时序配合n分析存储器的存取速度能否满足分析存储器的存取速度能否满足CPU总线时序的要求；总线时序的要求；n假设不能满足：假设不能满足：n思索改换芯片；思索改换芯片；n总线周期中插入等待外形总线周期中插入等待外形TW 。切记：时序配合是衔接中的难点存储器读时序图存储器读时序图/WE

17、为高电平为高电平 有效数据 指定地址/WE为高电平为高电平有效数据有效数据 指定地址4.4.2 存储芯片与CPU的衔接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线1. 存储芯片数据线的处置n假设芯片的数据线正好假设芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据；位数据；n全部数据线与系统的全部数据线与系统的8位数据总线相连；位数据总线相连；n假设芯片的数据线缺乏假设芯片的数据线缺乏8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据；位数据；n利用

18、多个芯片扩展数据位；利用多个芯片扩展数据位；n这个扩展方式简称这个扩展方式简称“位扩展。位扩展。位扩展2. 存储芯片地址线的衔接n芯片的地址线通常应全部与系统芯片的地址线通常应全部与系统的低位地址总线相连；的低位地址总线相连；n寻址时，这部分地址的译码是在寻址时，这部分地址的译码是在存储芯片内完成的，我们称为存储芯片内完成的，我们称为“片内译码。片内译码。3. 存储芯片片选端的译码n存储系统常需利用多个存储芯片扩展容量存储系统常需利用多个存储芯片扩展容量n也就是扩展了存储器地址范围；也就是扩展了存储器地址范围；n进展进展“地址扩展，需求利用存储芯片的地址扩展，需求利用存储芯片的片选端对多个存储

19、芯片组进展寻址；片选端对多个存储芯片组进展寻址；n这个寻址方法，主要经过将存储芯片的片这个寻址方法，主要经过将存储芯片的片选端与系统的高位地址线相关联来实现；选端与系统的高位地址线相关联来实现；n这种扩展简称为这种扩展简称为“字扩展。字扩展。字扩展片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CE地址反复n一个存储单元具有多个存储地址的景象；一个存储单元具有多个存储地址的景象；n缘由：有些高位地址线没有用、可恣意；缘由：有些高位地址线没有用、可恣意；n运用地址：出现地址反复时，常选取其中运用地址：出现地址反复时，常选取其中既好用、又不冲突的一个既好用、又

20、不冲突的一个“可用地址；可用地址；n例如：例如：00000H07FFFH；n选取的原那么：高位地址全为选取的原那么：高位地址全为0的地址。的地址。高位地址译码才更好 译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入翻编码输入翻译为独一译为独一“有效输出的过程；有效输出的过程；n译码电路可以运用门电路组合逻辑；译码电路可以运用门电路组合逻辑；n译码电路更多的是采用集成译码器；译码电路更多的是采用集成译码器；n常用的常用的2:4译码器译码器74LS；n常用的常用的3:8译码器译码器74LS；n常用的常用的4:16译码器译码器74LS154。 全译码n一切的系统地址线均参与对存储单元的一

21、切的系统地址线均参与对存储单元的译码寻址译码寻址n包括低位地址线对芯片内各存储单元的包括低位地址线对芯片内各存储单元的译码寻址片内译码，高位地址线对译码寻址片内译码，高位地址线对存储芯片的译码寻址片选译码存储芯片的译码寻址片选译码n采用全译码，每个存储单元的地址都是采用全译码，每个存储单元的地址都是独一的，不存在地址反复独一的，不存在地址反复n译码电路可以比较复杂、连线也较多译码电路可以比较复杂、连线也较多全译码例如A15 A14A13A16CBAE3 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1

22、0地址范围A12A0A19A18A17A16A15A14 A13 部分译码n只需部分高位地址线参与对存只需部分高位地址线参与对存储芯片的译码储芯片的译码n每个存储单元将对应多个地址地每个存储单元将对应多个地址地址反复，需求选取一个可用地址址反复，需求选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码例如A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址1

23、23410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 线选译码n只用少数几根高位地址线进展芯片的译只用少数几根高位地址线进展芯片的译码，且每根担任选中一个芯片组码，且每根担任选中一个芯片组n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址反复必然会出现地址反复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应运用多个存储单元共用的存储地址不应运用线选译码例如A14A12A0A13(1)2

24、764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可运用片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线；最高位地址线；n在系统中，主要与地址发生联络：包括地在系统中，主要与地址发生联络：包括地址空间的选择接系统的址空间的选择接系统的IO/M*信号和信号和高位地址的译码选择与系统的高位地址高位地址的译码选择与系统的高位地址线相关联；线相关联；n对一些存储芯片经过片选无效可封锁内部对一些存储芯片经过片选无效可封锁内部的输出驱动机制，起到降低功耗的作用。的输出驱动机制，起到降低功耗的作用。4. 存储芯片的读写控制n芯片芯片OE*与系统的读命令线相连：与系统的读命令线相连：n当芯片被选中、且读命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线；存储芯片将开放并驱动数据到总线；n芯片