数字电路与逻辑设计寄存器移位寄存器学习教案

1、数字电路与逻辑设计数字电路与逻辑设计 寄存器移位寄存器移位(y wi)寄寄存器存器第一页，共46页。第1页/共46页第二页，共46页。 、移位寄存器、移位寄存器 移位寄存器是一个同步时序电路，除具有存放数移位寄存器是一个同步时序电路，除具有存放数 码的功能外，还具有将数码码的功能外，还具有将数码(shm)移位的功能，即在时钟移位的功能，即在时钟CP 作用下，能够把寄存器中存放的数码作用下，能够把寄存器中存放的数码(shm)依次左移或右移。依次左移或右移。第2页/共46页第三页，共46页。 下图为由下图为由4个个D触发器构成触发器构成(guchng)的的4位左移的移位寄位左移的移位寄存器存器 由

2、图可见：由图可见：Q1n+1=VI， Q2n+1=Q1n Q3n+1=Q2n，Q4n+1=Q3n 1D4 CI 1D4 CI 1D4 CI 1D4 CIQ4Q3Q2Q1输入(shr) VICP 就实现了数码在移存脉冲作用就实现了数码在移存脉冲作用(zuyng)下，向左依位移下，向左依位移存。存。 同理可构成右移位寄存器。同理可构成右移位寄存器。10111111001011第3页/共46页第四页，共46页。 双向寄存器双向寄存器 同时具有左移和右移的功能，是左移还是右移取决于同时具有左移和右移的功能，是左移还是右移取决于 移存控制移存控制(kngzh)信号信号M。 如图所示如图所示 由图可写出各

3、级由图可写出各级D触发器的状态转移方程：触发器的状态转移方程： Q4n+1=AM+MQ3n 其中，其中，A为右移输入数码为右移输入数码 Q3n+1=MQ4n+MQ2n B为左移输入数码为左移输入数码 Q2n+1=MQ3n+MQ1n Q1n+1=MQ2n+MB 第4页/共46页第五页，共46页。 当当M=1时，时， Q4n+1=A Q3n+1=Q4n Q2n+1=Q3n Q1n+1=Q2n 因此，在移存脉冲因此，在移存脉冲CP作用作用(zuyng)下，实现右移移位寄存下，实现右移移位寄存功能。功能。 当当M=0时，时， Q4n+1=Q3n Q3n+1=Q2n Q2n+1=Q1n Q1n+1=B

4、因此，在移存脉冲因此，在移存脉冲CP作用作用(zuyng)下，实现左移移位寄存下，实现左移移位寄存功能。功能。第5页/共46页第六页，共46页。 所以在双向移位寄存器中，我们可通过控制所以在双向移位寄存器中，我们可通过控制M的取的取值来完成值来完成(wn chng)左右移功能。在上例中，左右移功能。在上例中， M=1时，完成时，完成(wn chng)右移功能；右移功能； M=0时，完成时，完成(wn chng)左移功能。左移功能。第6页/共46页第七页，共46页。移位移位(y wi)寄存器寄存器按移动按移动(ydng)方式分方式分单向单向移位寄存器移位寄存器双向双向移位寄存器移位寄存器左左移位

5、寄存器移位寄存器右右移位寄存器移位寄存器2. 移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类第7页/共46页第八页，共46页。实现数码实现数码(shm)串串并行转换并行转换 通常信息在线路上的传递是串行传送，而终通常信息在线路上的传递是串行传送，而终端的输入或输出往往是并行的，因而需对信号进行端的输入或输出往往是并行的，因而需对信号进行 串串并行转换或并并行转换或并串转换。串转换。 移位移位(y wi)寄存器寄存器的应用的应用并入并入(bn r)并出、并入并出、并入(bn r)串出、串入并出、串出、串入并出、串入串出串入串出第8页/共46页第九页，共46页。并入并入(bn r)并出数据寄存并

6、出数据寄存并入并入(bn r)串出多位数据共信道传输串出多位数据共信道传输串入并出共信道传输数据接收串入并出共信道传输数据接收串入串出数字延迟串入串出数字延迟可变长度移位寄存器可变长度移位寄存器第9页/共46页第十页，共46页。息的代码。息的代码。并行读出脉冲并行读出脉冲(michng)必须在经过必须在经过5个移存脉冲个移存脉冲(michng)后出后出现，并且和移存脉冲现，并且和移存脉冲(michng)出现的时间错出现的时间错开。开。第10页/共46页第十一页，共46页。1D CI 1D CI 1D CI 1D CI 1D CI 并行并行(bngxng)读出指令读出指令串行输入(shr)移存脉

7、冲移存脉冲(michng)CPD5D4D3D2 D1Q1Q2Q3Q4Q511001第11页/共46页第十二页，共46页。分析分析(fnx)：假设串行输入的数码为：假设串行输入的数码为10011（左边先入）（左边先入） 序号 Q1 Q2 Q3 Q4 Q5 0 1 1 2 0 1 3 0 0 1 4 1 0 0 1 5 1 1 0 0 1并行输出 1 1 0 0 1 串串并行并行(bngxng)转换转换状态表状态表第12页/共46页第十三页，共46页。 波形波形(b xn)： 并行(bngxng)输出脉冲移存脉冲(michng)Q1Q2Q3Q4Q5110011001第13页/共46页第十四页，共4

8、6页。B 并行转换为串行（输入是并行，输出是串行）并行转换为串行（输入是并行，输出是串行） 组成：组成： 右移右移(yu y)移位寄存器和输入电路移位寄存器和输入电路 分析：由于是分析：由于是D触发器，有触发器，有Qn+1=D 由于由于D1=MD11=MD11，D2= 因此在移存脉冲作用下，状态转移方程为：因此在移存脉冲作用下，状态转移方程为： Q1n+1=MD11， Q2n+1=MD12 + Q1n Q3n+1=MD13 + Q2n， Q4n+1=MD14 + Q3n Q5n+1=MD15 + Q4n第14页/共46页第十五页，共46页。 工作时工作时: (1) RD首先清零，使所有触发器置

9、首先清零，使所有触发器置0。 (2)当并行取样脉冲当并行取样脉冲M=1时，在第一个移存脉冲时，在第一个移存脉冲 CP的作用下，输入信号的作用下，输入信号D11D15并行存入并行存入 到各级到各级( j)触发器中。触发器中。 (3)存入以后并行取样脉冲存入以后并行取样脉冲M=0，在移存的脉冲，在移存的脉冲 CP的作用下，实行右移移存功能，从的作用下，实行右移移存功能，从Q5端输端输 出串行数码。出串行数码。第15页/共46页第十六页，共46页。假设假设 输入输入(shr)的的5位数码为位数码为11001（Q1Q5），），第二组为第二组为10101。5单位数码并单位数码并串行转换串行转换(zhun

10、hun)状态状态转移表转移表 序号序号 Q1 Q2 Q3 Q4 Q5 0 0 0 0 0 0 1 1 1 0 0 1（并入）（并入） 2 0 1 1 0 0串行输出串行输出 3 0 0 1 1 0 4 0 0 0 1 1 5 0 0 0 0 1 6 1 0 1 0 1（并入）（并入）M=1M=1M=0第16页/共46页第十七页，共46页。 波形(b xn)：RDCP并行(bngxng)取样Q1Q2Q3Q4Q511001000111234567891010011第17页/共46页第十八页，共46页。 注：并行取样脉冲注：并行取样脉冲M与移存脉冲之间有一定的关系与移存脉冲之间有一定的关系(gun

11、x)。 若输入信号的位数为若输入信号的位数为N位，则由位，则由n级触发器构成级触发器构成移位寄存器。移位寄存器。 移存脉冲频率为移存脉冲频率为 ： fcp=n fm fcp为移存脉冲，为移存脉冲，fm并行取样脉冲频率，并行取样脉冲频率， M的脉冲宽度应比的脉冲宽度应比CP脉冲的宽。脉冲的宽。 移位寄存器用于脉冲节拍延迟。移位寄存器用于脉冲节拍延迟。 输入信号经过输入信号经过n级移位寄存器后才到达输出端，因级移位寄存器后才到达输出端，因此此 输出信号比输入信号延迟了输出信号比输入信号延迟了n个移存脉冲周期，这个移存脉冲周期，这样样 就起到了节拍延迟的作用。延迟周期：就起到了节拍延迟的作用。延迟周

12、期：td=ntcp。还可构成计数分频电路。还可构成计数分频电路。第18页/共46页第十九页，共46页。3 集成移位寄存器集成移位寄存器 集成集成74LS195 首先看一下首先看一下195 内部电路构成（内部电路构成（189页）页） 及外部端口的作用及外部端口的作用(zuyng)。 CR为异步清为异步清0端端 J，K为为 串行数据输入端串行数据输入端 D0，D1，D2，D3为并行数据输入端。为并行数据输入端。 SH/LD 为为 移位移位/置入控制置入控制 端端 第19页/共46页第二十页，共46页。分析分析(fnx)： 根据根据D触发器的状态方程和激励函数，触发器的状态方程和激励函数，有有Q0n

13、+1=SH/LD D0+SH/LD（JQ0n+KQ0n） Q1n+1=SH/LD D1+SH/LDQ0n Q2n+1=SH/LD D2+SH/LDQ1n Q3n+1=SH/LD D3+SH/LDQ2n 当当SH/LD=0时，即置入功能时，有时，即置入功能时，有 Q0n+1=D0 Q1n+1=D1第20页/共46页第二十一页，共46页。 Q2n+1=D2 Q3n+1=D3 若若SH/LD=1，即右移功能时，有，即右移功能时，有 Q0n+1=J Q0+K Q0n Q1n+1=Q0n Q2n+1=Q1n Q3n+1=Q2n 74LS195的逻辑的逻辑(lu j)符号（书上符号（书上190图图6214

14、）第21页/共46页第二十二页，共46页。第22页/共46页第二十三页，共46页。 集成集成(j chn)移位寄存器移位寄存器74LS195的应用的应用 a 串行串行并行转换并行转换 下图所示为下图所示为7位串行位串行-并行转换器并行转换器第23页/共46页第二十四页，共46页。 J K D0 D1 D2 D3SH/LD CR Q0 Q1 Q2 Q3 Q3 J K D0 D1 D2 D3SH/LD CR Q0 Q1 Q2 Q3 Q3 串输入(shr)行DI01 Q0 Q1 Q2 Q3 Q4 Q5 Q6 CR CP并行(bngxng)输出第24页/共46页第二十五页，共46页。电路结构分析：电路

15、结构分析： 串行输入数据串行输入数据DI加到片加到片的的J，K和和D0端。端。 片片的的D1端接端接0，作为标志，作为标志(biozh)码，片码，片其余其余 的的D2，D3接接1。 片片的串行数据输入端的串行数据输入端J， K接片接片的的Q3。 片片的输入端的输入端D0D3均接均接1。片。片的的Q3输出作输出作 片片和片和片的的SH/LD输入。输入。第25页/共46页第二十六页，共46页。工作过程：工作过程： 器件通过器件通过CR清清0，使所有，使所有Q输出均为输出均为0， 包括片包括片的的Q3=0。由于此时片由于此时片Q3=0，使片，使片，片，片的的SH/LD 均为均为0，在第一个，在第一个

16、(y )CP上升沿到达时，两芯上升沿到达时，两芯片均片均 执行并行置入功能，使转换器总输出执行并行置入功能，使转换器总输出 “Q0Q6”=“D0 011111”由于片由于片Q3=1，使，使SH/LD=1，在下一个，在下一个(y )CP 上升沿到达时，执行右移寄存功能。使串行数上升沿到达时，执行右移寄存功能。使串行数 第26页/共46页第二十七页，共46页。 数据的数据的D1移入寄存器，使总输出移入寄存器，使总输出 “D0D6”= “D1D0 01111”。 在在CP上升沿作用下，由于片上升沿作用下，由于片Q3=1，使电路，使电路 继续执行右移移位功能，串行输入数据逐个存继续执行右移移位功能，串

17、行输入数据逐个存 入到移位寄存器，直到入到移位寄存器，直到“Q0Q6”=“D6D0”。 这时标志这时标志(biozh)码码0移到了片移到了片的的Q3，使，使SH/LD=0， 在下一在下一CP上升沿到达时，执行又一次的并行置入上升沿到达时，执行又一次的并行置入 功能，开始新的一组功能，开始新的一组7位数码的串位数码的串并开始。并开始。第27页/共46页第二十八页，共46页。并行并行串行转换器（书上页）串行转换器（书上页）工作过程：工作过程：在启动脉冲和时钟作用下，执行并在启动脉冲和时钟作用下，执行并行置入功能。片行置入功能。片。启动脉冲消失，在作用下，由于标志位启动脉冲消失，在作用下，由于标志位

18、的存在，使门输出为，使得的存在，使门输出为，使得，执行右移移位寄存，执行右移移位寄存(jcn)功能。功能。以后在移存脉冲作用，并行输入数据由片以后在移存脉冲作用，并行输入数据由片的的逐位串行输出，同时又不断地将片逐位串行输出，同时又不断地将片的串的串 行输入端，的数据移位寄存行输入端，的数据移位寄存(jcn)到寄到寄存存(jcn)器。器。第28页/共46页第二十九页，共46页。第个时：第个时：串出数据(shj) (Q3)第29页/共46页第三十页，共46页。 当第个脉冲到达后，片当第个脉冲到达后，片的的 ，片，片，的的 其余其余 输入端均为，门的输输入端均为，门的输入全为入全为 ，使，使 。

19、标志标志(biozh)着这一组位并行着这一组位并行输入数据转换结输入数据转换结 束。同时在下一时钟作用下，执束。同时在下一时钟作用下，执行下一组行下一组 位数据的并行置入，进行下一组并行位数据的并行置入，进行下一组并行数据的数据的 并并串转换。串转换。第30页/共46页第三十一页，共46页。0018L00117H10116001015111014D0D1D2D3D0D1D2D31113非上升非上升(shngshng)沿沿12000001D0D1D2D3右移右移(yu y)DSR左移左移DSLMBMAQ0Q1Q2Q3并行并行(bngxng)输入输入时钟时钟脉冲脉冲CP串行输入串行输入控制信号控制

20、信号输输 出出输输 入入清清零零RD序序号号n2Qn1Qn0Qn3Qn2Qn1Qn3Qn2Qn1Qn3Qn2Qn1Qn0Qn2Qn1Qn0Qn2Qn1Qn0Qn3Q异步清零异步清零 同步置数同步置数低位向高位移动低位向高位移动(右移右移)高位向低位移动高位向低位移动(左移左移)保持保持第31页/共46页第三十二页，共46页。3 、用集成移位寄存器实现、用集成移位寄存器实现(shxin)任意模值任意模值 的计数分频的计数分频第32页/共46页第三十三页，共46页。 环形计数器的特点：环形计数器的特点： 电路简单，电路简单，N位移位寄存器可以位移位寄存器可以(ky)计计N个数，实现模个数，实现模N

21、计数器。计数器。状态为状态为1的输出端的序号等于计数脉冲的个数，通常不需要译的输出端的序号等于计数脉冲的个数，通常不需要译码电路。码电路。3Q00001Q0010Q1Q010021000第33页/共46页第三十四页，共46页。1、环形、环形(hun xn)计数器计数器例例1 1：用：用CT1195CT1195构成构成(guchng)M=4 (guchng)M=4 的环形计数的环形计数器。器。 态序表态序表 第34页/共46页第三十五页，共46页。3Q00001Q0010Q1Q010021000001101101100100101111110110110111010000011110101第35

22、页/共46页第三十六页，共46页。1、 环形环形(hun xn)计数器计数器1.1.电路除了有效计数循环外，还有五个无效电路除了有效计数循环外，还有五个无效循环；循环；2.2.不能自启动不能自启动; ;3. 3. 工作工作(gngzu)(gngzu)时首先在时首先在SH/LDSH/LD加启动信加启动信号进行预置号进行预置. .第36页/共46页第三十七页，共46页。1、 环形环形(hun xn)计数器计数器1. 连接方法：连接方法：将移位寄存器的最后一级输出将移位寄存器的最后一级输出(shch)Q反馈到第一反馈到第一级的、级的、K输入端；输入端；2. 判断触发器个数判断触发器个数n ：计数器的

23、模为计数器的模为(n为所需移位寄存器的位数为所需移位寄存器的位数)第37页/共46页第三十八页，共46页。 一般来说，一般来说，N位移位寄存器可以位移位寄存器可以(ky)组成模组成模2N的扭环形计数器，只需将的扭环形计数器，只需将末级输出反相后，接到串行输入端。末级输出反相后，接到串行输入端。01011001001001001011101001101101Q000110001QQ00003011002Q0011111001111111移位寄存器构成的移位计数器移位寄存器构成的移位计数器第38页/共46页第三十九页，共46页。2 、 扭环形扭环形(hun xn)计数器计数器例例1 1： M=8

24、M=8 的的 扭环形扭环形(hun (hun xn)xn)计数器。计数器。 态序表态序表 Q0 Q1 Q2 Q 3 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1第39页/共46页第四十页，共46页。1. 1. 电路除了有效计数循环外，还有一个无效循电路除了有效计数循环外，还有一个无效循环环; ;2. 2. 不能自启动不能自启动(qdng);(qdng);3. 3. 工作时首先在工作时首先在R R加启动加启动(qdng)(qdng)信号进行清信号进行清零零. .2、 扭环形扭环形(hun xn)计数器计数器第40页/共46页第四十一页，共46页。1. 连接方法：连接方法：将移位寄存器的最后将移位寄存器的最后(zuhu)一级输出一级输出Q经反相器后反经反相器后反馈到第一级的、馈到第一级的、K输入端输入端;2. 判断触发器个数判断触发器个数n ：计数器的模为计数器