第03章组合电路的分析与设计

1、n第三章第三章 组合电路的分析和设计组合电路的分析和设计数字电路与逻辑设计数字电路与逻辑设计北京邮电大学北京邮电大学 信息与通信信息与通信工程学院工程学院 孙文生孙文生邮箱： QQ：1552354585办公：教三楼 605-1教学资源教学资源nQQ群群n课程群：课程群：3643 7175 (千人群千人群)加入请注明：课程名加入请注明：课程名 班级等信息班级等信息n微信公众平台微信公众平台n查找公众号：模电数查找公众号：模电数电电可通过该平台随时查询本周作业。可通过该平台随时查询本周作业。公众平台二维码3.1 组合逻辑电路的特点组合逻辑电路的特点组合逻辑组合逻辑电电 路路X1X2XmF1F2Fn

2、输入：输入：X1, X2 , , Xm输出：输出：F1, F2 , , Fn)X,.,X,(X)X,.,X,(X )X,.,X,(Xm21nm2122m2111nfFfFfF逻辑关系：逻辑关系：组合逻辑电路组合逻辑电路: 输出跟随输入的变化。输出跟随输入的变化。 组合电路的特点组合电路的特点: 电路中不包含记忆元件电路中不包含记忆元件. 输出无反馈到输入的回路输出无反馈到输入的回路. 任意时刻任意时刻, 输出仅取决于当时输出仅取决于当时的输入的输入. 时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路: 输出由当前输入和历史输入决定。输出由当前输入和历史输入决定。组合逻辑组合逻辑电电 路路X1X

3、mF1Fn记忆记忆元件元件3.2 组合逻辑电路的分析组合逻辑电路的分析n分析目的：分析目的：n找出输出与输入的逻辑关系找出输出与输入的逻辑关系,n确定电路所实现的逻辑功能确定电路所实现的逻辑功能.组合逻辑电路图逻辑表达式实验分析函数化简真值表说明电路功能n从输入级开始，逐级写出门的逻辑表达式从输入级开始，逐级写出门的逻辑表达式n对表达式进行化简对表达式进行化简n列写真值表列写真值表n描述电路的逻辑功能描述电路的逻辑功能n分析方法：分析方法：例例1：试分析下图所示逻辑电路的功能。：试分析下图所示逻辑电路的功能。解：该电路为二级组合电路。解：该电路为二级组合电路。 组合电路的级数组合电路的级数 是

4、指输入信号从输入端到输出端所经历的逻是指输入信号从输入端到输出端所经历的逻辑门数的最大数目。辑门数的最大数目。(1) 写出电路的逻辑表达式写出电路的逻辑表达式BABA )BAB)(A ABBAF(2) 描述电路的逻辑功能描述电路的逻辑功能 该函数表达式比较简单，不用列真值表，由表达式该函数表达式比较简单，不用列真值表，由表达式可知此电路是一个异或电路。可知此电路是一个异或电路。 ABF A+BAB&11例例2：试分析下图所示逻辑电路的功能。：试分析下图所示逻辑电路的功能。(1) 写出电路的逻辑表达式写出电路的逻辑表达式(2) 列写真值表列写真值表ACBCAB ACBCAB FA B C

5、 F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表(3) 描述电路的逻辑功能描述电路的逻辑功能 因此，该电路为少数服从多数因此，该电路为少数服从多数电路，也称多数表决电路。电路，也称多数表决电路。多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0F1F2F3例例3：试分析下图所示逻辑电路的功能。：试分析下图所示逻辑电路的功能。图图3.2.3 混合逻辑电路混合逻辑电路 CBADD A CBD)(A CBD)(AFCBDCADBA CBDAC)(B CBDACBF21

6、(1) 写出电路的逻辑表达式写出电路的逻辑表达式(2) 列写真值表列写真值表(3) 描述电路的逻辑功能描述电路的逻辑功能CB CB DACB 例例4：试分析下图所示逻辑电路的功能。：试分析下图所示逻辑电路的功能。01012123233BBGBBGBBGBG(1) 写出电路的逻辑表达式写出电路的逻辑表达式(2) 列写真值表列写真值表例例4：试分析下图所示逻辑电路的功能。：试分析下图所示逻辑电路的功能。01012123233BBGBBGBBGBG(1) 写出电路的逻辑表达式写出电路的逻辑表达式(2) 列写真值表列写真值表(3) 描述电路的逻辑功能描述电路的逻辑功能二进制码二进制码格雷码格雷码 B3

7、B2B1B0 G3G2G1G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0自然二进制码到格雷码转自然二进制码到格雷码转换电路。换电路

8、。二进制码至格雷码的转换二进制码至格雷码的转换自然二进制码至格雷码的转换自然二进制码至格雷码的转换01012123233BBGBBGBBGBG推广到一般，将推广到一般，将n位自然二进制码转换成位自然二进制码转换成n位格雷码：位格雷码： Gn-1 = Bn-1 Gi = Bi+1 Bi （i = 0、1、2、 n-2）3.3 小规模组合电路的设计小规模组合电路的设计 设计目标设计目标: 根据逻辑功能的要求根据逻辑功能的要求, 得到实现该功能的最优得到实现该功能的最优逻辑电路逻辑电路.实 际问 题逻辑表达式卡诺图公式化简真值表最简表达式图形化简逻辑电路图根据题目要求化简 最优标准最优标准: 小小

9、规规 模模 SSI 逻辑门数最少逻辑门数最少 中大规模中大规模 MSI 集成块数最少集成块数最少 速度最快速度最快, 性价比最高性价比最高等等 设计的步骤设计的步骤3.3.1 由设计要求列真值表由设计要求列真值表n根据具体问题确定根据具体问题确定n逻辑变量逻辑变量n逻辑函数逻辑函数n赋值原则赋值原则n作出真值表作出真值表 设计需求通常是用文字描述的具有一定因果关系的事件，设计需求通常是用文字描述的具有一定因果关系的事件，必须运用逻辑抽象的方法抽象成一个逻辑问题。必须运用逻辑抽象的方法抽象成一个逻辑问题。 将起因定为逻辑变量，将结果定为输出函数；再进行逻将起因定为逻辑变量，将结果定为输出函数；再

10、进行逻辑赋值，规定辑赋值，规定0、1分别表示的意义，最后做出真值表。分别表示的意义，最后做出真值表。3.3.1 由设计要求列真值表由设计要求列真值表例例: 设计一个汽车安全告警系统。设计一个汽车安全告警系统。 当驾驶员在车门没有关好，或当驾驶员在车门没有关好，或没有系安全带的情况下启动汽车时没有系安全带的情况下启动汽车时,该系统发出告警。该系统发出告警。解：解：(1) 由题意确定逻辑变量由题意确定逻辑变量根据题意，该题的逻辑变量为：根据题意，该题的逻辑变量为： 启动开关启动开关 以变量以变量A表示表示 车门开关车门开关 以变量以变量B表示表示 系安全带系安全带 以变量以变量C表示表示逻辑函数逻

11、辑函数 告警输出信号告警输出信号 以变量以变量F表示表示3.3.1 由设计要求列真值表由设计要求列真值表解：解：(1) 由题意确定逻辑变量由题意确定逻辑变量根据题意，该题的逻辑变量为：根据题意，该题的逻辑变量为： 启动开关启动开关 以变量以变量A表示表示 车门开关车门开关 以变量以变量B表示表示 系安全带系安全带 以变量以变量C表示表示逻辑函数逻辑函数 告警输出信号告警输出信号 以变量以变量F表示表示(2) 对逻辑变量赋值对逻辑变量赋值A = 1 启动开关在启动位置启动开关在启动位置B = 1 车门已关车门已关C = 1 系好安全带系好安全带F = 1 产生告警产生告警(3) 列写真值表列写真

12、值表输输 入入A B C输输 出出F0 0 000 0 100 1 000 1 101 0 011 0 111 1 011 1 103.3.1 由设计要求列真值表由设计要求列真值表例例: 有四台设备有四台设备,每台功率为每台功率为10 kW, 发电机发电机F1的功率的功率 为为10 kW, F2的功率为的功率为20 kW, 四台设备不可能同四台设备不可能同 时工作时工作, 但至少有一台工作但至少有一台工作, 要求要求: 设计一个供电设计一个供电 控制电路控制电路, 以达到节能的目的以达到节能的目的. 解解: (1) 根据题意作真值表根据题意作真值表 四台设备标识为四台设备标识为A、B、C、D,

13、 其值为其值为1表示设备工作，表示设备工作，F1 = 1, 发电机发电机F1工作工作F2 = 1, 发电机发电机F2工作工作0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 11010011001011 00101110111111 A B C D F1 F2真真 值值 表表3.3.2 逻辑函数的两级门实现逻辑函数的两级门实现1. 两级与非门电路的实现两级与非门电路的实现求出函数的最简与或式求出函数的最简与或式;对函数两

14、次取反，再运用反演率对函数两次取反，再运用反演率, 变成与非变成与非-与非式；与非式； 若输入信号源能提供原变量和反变量若输入信号源能提供原变量和反变量(双轨输入双轨输入)，仅，仅需两级逻辑门电路即可实现。需两级逻辑门电路即可实现。MNCDAB MNCDAB MNCDABF两级与非门电路两级与非门电路3.3.2 逻辑函数的两级门实现逻辑函数的两级门实现例：试用两级与非门实现函数例：试用两级与非门实现函数 F(A,B,C,D)=m(0,1,4,5,8,9,10,11,14,15 )解：解：0001111000011110 1 1 1 1 1 1 1 1 1 1 CDABF(1) 作函数的卡诺图作

15、函数的卡诺图 BAACC A BAACC A BAACC AF(2) 求最简与或式，并变换求最简与或式，并变换(3) 画出逻辑图画出逻辑图3.3.2 逻辑函数的两级门实现逻辑函数的两级门实现2. 两级或非门电路的实现两级或非门电路的实现求出函数的最简或与式求出函数的最简或与式;对函数两次取反，再运用反演率，变成或非对函数两次取反，再运用反演率，变成或非-或或非式；非式；NMDCBA N)D)(MB)(C(A N)D)(MB)(C(AF两级或非门电路两级或非门电路3.3.2 逻辑函数的两级门实现逻辑函数的两级门实现例：试用两级或非门实现函数例：试用两级或非门实现函数 F(A,B,C,D)=m(0

16、,1,4,5,8,9,10,11,14,15 )解：解：0001111000011110 1 1 1 1 1 1 1 1 1 1 CDABF(1) 作函数的卡诺图作函数的卡诺图 C)BA()C (A C)BA)(C (A C)BA)(C (AF(2) 求最简或与式，并变换求最简或与式，并变换(3) 画出逻辑图画出逻辑图组合电路设计中的一些实际问题组合电路设计中的一些实际问题n输入变量的形式输入变量的形式n双轨输入：信号源既提供原变量又提双轨输入：信号源既提供原变量又提供反变量供反变量n单轨输入：信号源仅提供原变量单轨输入：信号源仅提供原变量n单输出单输出/多输出函数多输出函数n电路的整体性能最

17、优电路的整体性能最优n逻辑门及输入端数的限制逻辑门及输入端数的限制n采用采用SSI芯片时的设计芯片时的设计n信号传输时间的要求信号传输时间的要求n对门电路级数的要求对门电路级数的要求两级与非门电路两级与非门电路3.3.3 逻辑函数的三级门实现逻辑函数的三级门实现 n输入信号源不提供反变量输入信号源不提供反变量n用反相器产生所需的反变量用反相器产生所需的反变量n采用阻塞法设计电路采用阻塞法设计电路加非门的三级门电路加非门的三级门电路 阻塞逻辑阻塞逻辑CABA )CBA(A mAF7CAB0100011110 0 0 1 1 0 0 1 01. 阻塞逻辑阻塞逻辑0001111000011110 C

18、DAB1 重心重心 0 重心重心 n凡是包含凡是包含1重心的圈对应的乘积项都用原变量标注重心的圈对应的乘积项都用原变量标注;n凡是包含凡是包含0重心的圈对应的乘积项都用反变量标注重心的圈对应的乘积项都用反变量标注;n两个重心都不包含的圈两个重心都不包含的圈, 其标注既有原变量其标注既有原变量, 又有反变量又有反变量;n两个重心都包含的圈只有一个两个重心都包含的圈只有一个.两个特殊方格两个特殊方格:全全1格格 1重心重心全全0格格 0重心重心卡诺图中乘积项与圈画的关系:当需要用原变量标注时，在化简时应围绕当需要用原变量标注时，在化简时应围绕1重心来圈。重心来圈。积项的阻塞逻辑积项的阻塞逻辑721

19、mAFFFCABA)CBA(AABCAmAF7阻塞逻辑阻塞逻辑: 乘积项可以用被扣除的最小项的反乘之，使积项受其乘积项可以用被扣除的最小项的反乘之，使积项受其控制，其逻辑关系保持不变。控制，其逻辑关系保持不变。CAB0100011110 0 0 1 1 0 0 1 0FCAB0100011110 0 0 1 1 0 0 1 1AF1CAB0100011110 1 11 1 1 1 1 0772mMF积项的阻塞逻辑阻塞圈的扩大积项的阻塞逻辑阻塞圈的扩大CAB0100011110 0 0 1 1 0 0 1 0CAB0100011110 0 0 1 1 0 0 1 1CAB0100011110 1

20、 11 1 1 0 1 0 FAF1BCF2BCAFFF21注注: 为使阻塞圈所代表的积项中各变量不再具有非的形式，为使阻塞圈所代表的积项中各变量不再具有非的形式， 阻塞圈也应该围绕阻塞圈也应该围绕1重心来圈。重心来圈。CABA2. 用阻塞逻辑设计三级与非电路用阻塞逻辑设计三级与非电路例例: 用三级与非门实现用三级与非门实现 F(A,B,C,D) = m(1,5,7,8,9)0001111000011110 1 1 1 1 1 CDAB解解: 将函数填入卡诺图将函数填入卡诺图C BABDADC A C BABDADC A C BABDADC AF未采用阻塞法：未采用阻塞法：采用阻塞法化简逻辑函

21、数采用阻塞法化简逻辑函数ABCDABBDABCA ABBDABCDABCAF用阻塞逻辑设计三级与非电路用阻塞逻辑设计三级与非电路未采用阻塞法设计的电路未采用阻塞法设计的电路采用阻塞法设计的电路采用阻塞法设计的电路C BABDADC AFABBDABCDABCAF用阻塞逻辑设计三级与非电路用阻塞逻辑设计三级与非电路例例: 用三级与非门实现用三级与非门实现 F(A,B,C,D) = m(0,1,2,4,5,9,10,11,13,14)解解: 将函数填入卡诺图将函数填入卡诺图采用阻塞法化简逻辑函数采用阻塞法化简逻辑函数CDAC BCAD BCCDA CDACBCADBCCDAF10001111000

22、011110 1 1 1 1 1 CDAB 1 1 1 1 1用阻塞逻辑设计三级与非电路用阻塞逻辑设计三级与非电路【应求】例例: 输入只有原变量，用最少的三级与非门实现下列函数输入只有原变量，用最少的三级与非门实现下列函数解解: 采用阻塞法，此题的特点是采用阻塞法，此题的特点是0重心为重心为1，包含它的圈只能是最大圈。，包含它的圈只能是最大圈。CDAC BCAD BCCDACDACBCADBCCDAF10001111000011110 1 1 1 1 1 CDAB 1 1 1 1 1)15,12, 8 , 7 , 6 , 3(),(MDCBAF0001111000011110 1 1 1 1

23、1 CDAB 1 1 1 1 1BCCDA1BCAD 0001111000011110 1 1 1 1 1 CDAB 1 1 1 1 1CDAC 3. 用阻塞逻辑设计三级或非电路用阻塞逻辑设计三级或非电路0001111000011110 1 0 0 1 1 1 1 1 1 1 1 11 1 1CDAB 0FDCBADCFFF)(21和项阻塞逻辑和项阻塞逻辑: 和项可以加上被扣除的最大项之反和项可以加上被扣除的最大项之反,使和项受其控制使和项受其控制.注注: 为使阻塞圈所代表的和项中各变量不再具有非的形式，阻塞为使阻塞圈所代表的和项中各变量不再具有非的形式，阻塞 圈也应该围绕圈也应该围绕0重心来

24、圈。重心来圈。 0001111000011110 0 0 0 1 1 1 1 1 1 1 1 11 1 1CDAB 00001111000011110 1 0 0 0 0 0 0 0 0 0 0 00 0 0CDAB 0DCF1DCBAF2用阻塞逻辑设计三级或非电路用阻塞逻辑设计三级或非电路例例: 用三级或非门实现用三级或非门实现 F(A,B,C,D) = m(0, 2, 4, 7, 8, 10, 12, 14, 15)解解: (1) 将函数填入卡诺图将函数填入卡诺图(2) 采用阻塞法化简逻辑函数采用阻塞法化简逻辑函数DCDBDADBBDCC DCDBDADBBDCCF)()(00011110

25、00011110 1 1 1 1 1 1 1 1CDAB 1用阻塞逻辑设计三级或非电路例例: 用三级或非门实现用三级或非门实现 F(A,B,C,D) = m(0, 2, 4, 7, 8, 10, 12, 14, 15)解解: (3) 画出逻辑电路图画出逻辑电路图3.3.4 组合电路实际设计中的几个问题组合电路实际设计中的几个问题n输入变量的形式输入变量的形式n双轨输入：信号源双轨输入：信号源 提供提供 原变量、反原变量、反变量变量n单轨输入：信号源单轨输入：信号源 仅提供仅提供 原变量原变量n单输出单输出/多输出函数多输出函数n电路的整体性能最优电路的整体性能最优n多输出电路：多输出电路：n编

26、码器、译码器、全加器编码器、译码器、全加器n特点：在一种输入组合下特点：在一种输入组合下, 有一组函有一组函数输出数输出多输出函数的设计多输出函数的设计以单输出函数设计为基础，但考虑整体性能最优。以单输出函数设计为基础，但考虑整体性能最优。(1) 分别对每个函数进行简化分别对每个函数进行简化, 找出公共圈找出公共圈;(2) 改变原圈法改变原圈法, 以求更多公共圈以求更多公共圈;(3) 写出多输出函数表达式写出多输出函数表达式, 绘制逻辑电路图绘制逻辑电路图.局部最优局部最优局部最优多输出函数局部优化局部优化局部优化整体最优多输出函数的设计实例多输出函数的设计实例例例1: 用与非门实现下列多输出

27、函数用与非门实现下列多输出函数 F1(A, B, C)=m(0, 2, 3) F2(A, B, C)=m(3, 6, 7) F3(A, B, C)=m(3, 4, 5, 6, 7)解解: (1) 逻辑函数填入卡诺图逻辑函数填入卡诺图 CAB0100011110 1 1 1 F1CAB0100011110 1 1 1F2CAB0100011110 1 1 1 1 1F3BCABCAFBCABBCABFBAC ABAC AF321(2) 化简逻辑函数化简逻辑函数 (3) 画出逻辑图画出逻辑图 多输出函数的设计实例多输出函数的设计实例CAB0100011110 1 1 1 F1CAB01000111

28、10 1 1 1F2CAB0100011110 1 1 1 1 1F3BCAABCAAFBCAABBCAABFBCAC ABCAC AF321(2) 化简逻辑函数化简逻辑函数 解解: (1) 逻辑函数填入卡诺图逻辑函数填入卡诺图 例例1: 用与非门实现下列多输出函数用与非门实现下列多输出函数 F1(A, B, C)=m(0, 2, 3) F2(A, B, C)=m(3, 6, 7) F3(A, B, C)=m(3, 4, 5, 6, 7)多输出函数的设计实例多输出函数的设计实例(3) 画出逻辑图画出逻辑图 BCAABCAAFBCAABBCAABFBCAC ABCAC AF3213.3.4 组合

29、电路实际设计中的几个问题组合电路实际设计中的几个问题n输入变量的形式输入变量的形式n双轨输入：信号源既提供原变量双轨输入：信号源既提供原变量又提供反变量又提供反变量n单轨输入：信号源仅提供原变量单轨输入：信号源仅提供原变量n单输出单输出/多输出函数多输出函数n电路的整体性能最优电路的整体性能最优n逻辑门及输入端数的限制逻辑门及输入端数的限制n采用采用SSI芯片时的设计芯片时的设计采用采用SSI芯片时的设计芯片时的设计几种几种74LS系列器件系列器件 型号型号 器件名称器件名称74LS00 两输入端四与非门两输入端四与非门74LS01 两输入端四与非门两输入端四与非门(OC)74LS02 两输入

30、端四或非门两输入端四或非门74LS04 六非门六非门74LS10 三输入端三与非门三输入端三与非门74LS32 三输入端三与非门三输入端三与非门(OC)74LS386 两输入端四异或门两输入端四异或门 在电路设计时，实际使用的都是集成电路芯片，每种芯片在电路设计时，实际使用的都是集成电路芯片，每种芯片封装固定数目的逻辑门，每个门输入端数固定，在设计时还需封装固定数目的逻辑门，每个门输入端数固定，在设计时还需考虑这些限制。考虑这些限制。采用采用SSI芯片时的设计芯片时的设计例例: 设输入可提供原变量和反变量，试用设输入可提供原变量和反变量，试用74LS00实现下列函数。实现下列函数。),m(A,

31、B,C,DF13121110987632)(0001111000011110 1 1 1 1 1 CDAB 1 1 1 1 1解解: 逻辑函数填入卡诺图逻辑函数填入卡诺图 CACABA CACABAFCABCACABCA CACABAFD CAC BABCA D CAC BABCAF1BDC BABCA BDC BABCAF2采用采用SSI芯片时的设计芯片时的设计例例: 设输入可提供原变量和反变量，试用两块设输入可提供原变量和反变量，试用两块74LS10实现下列函数。实现下列函数。)151398765()()129876()(21,mA,B,C,DF,mA,B,C,DF解解: 逻辑函数填入卡诺

32、图逻辑函数填入卡诺图 F1F20001111000011110 1 1 1 1 1 CDAB0001111000011110 1 1 1 1 1 1 1 CDAB指定门类型的设计指定门类型的设计与或式与或式或与式或与式与非与非- -与非式与非式或非或非- -或非式或非式与或式与或式或与式或与式与或式与或式 与或非式与或非式填入诺图，圈填入诺图，圈0 0求反函数最简与或求反函数最简与或式，再取反。式，再取反。指定门类型的设计指定门类型的设计解解: (1) 作出全减器的真值表作出全减器的真值表AiBiCi-1DiCi00001111001100110101010101101001011100011

33、1111111111111111iiiiiiiiiiiiiiiiiiiiBCCBA BCCBCBA ABCBCACBACBACCBA BACBAC ABB ACBABAC ABCC BACBACB AD(2) 写函数式并变换写函数式并变换例例 设输入不提供反变量，试用一片设输入不提供反变量，试用一片74LS00和一片和一片74LS386实现实现 全减器。全减器。 两输入四与非门两输入四异或门举例：全减器的设计举例：全减器的设计(3) 画出逻辑图画出逻辑图iii全减器的逻辑图全减器的逻辑图例例 设输入不提供反变量，试用一片设输入不提供反变量，试用一片74LS00和一片和一片74LS386实现实现

34、 全减器。全减器。 3.3.5 组合电路设计实例运算电路组合电路设计实例运算电路 1 0 1 0 加加 数数A 0 0 1 1 加加 数数B 1 1 0 1 和和 S 数字电路包括逻辑运算电路和算术运算电路，加法器是实现数字电路包括逻辑运算电路和算术运算电路，加法器是实现多位二进制数加法运算的逻辑电路，由全加器和半加器构成。多位二进制数加法运算的逻辑电路，由全加器和半加器构成。n半加器与全加器半加器与全加器: 实现一位二进制数加法运算的逻实现一位二进制数加法运算的逻辑电路辑电路n半加器：只考虑两个加数，不考虑低位进位的逻半加器：只考虑两个加数，不考虑低位进位的逻辑部件。辑部件。n全加器：同时考

35、虑两个加数和低位进位的逻辑部全加器：同时考虑两个加数和低位进位的逻辑部件。件。n半加器和全加器的设计半加器和全加器的设计n用异或门及或非门设计全加器用异或门及或非门设计全加器n加法器的设计加法器的设计n串行进位加法器串行进位加法器n并行进位加法器并行进位加法器半加器的设计半加器的设计（1）半加器真值表）半加器真值表 输入输入 输出输出 加数加数A 加数加数B 和和S 进位进位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1（2）输出函数）输出函数ABCBABABAS（4 4）逻辑符号）逻辑符号（3）逻辑图）逻辑图半加器的设计半加器的设计将异或门实现的半加器改为用与非门实现。将

36、异或门实现的半加器改为用与非门实现。函数表达式的变换：函数表达式的变换：ABCABB ABAABBABASABCBABABASBA10101 1S全加器的设计全加器的设计（1）全加器真值表）全加器真值表 输入输入 输出输出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1（2）输出函数）输出函数Si = Ai Bi Ci-1Ci = (Ai Bi) Ci-1AiBi（3）逻辑图）逻辑图（4 4）逻辑符号）逻辑符号加法运算电路n串行进位加法器串行进位加法

37、器n优点：电路容易实现优点：电路容易实现n缺点：速度慢缺点：速度慢加法运算电路n串行进位加法器串行进位加法器n优点：电路容易实现优点：电路容易实现n缺点：速度慢缺点：速度慢加法运算电路四位超前进位加法器n各级进位直接由加数和最低进位CI0产生加法运算电路加法运算电路- - 超前进位原理超前进位原理 12341234B B BB B AAAAA设设 加数加数A和和B均为四位二进制数，表示如下：均为四位二进制数，表示如下：)B(ACBA CCBAS)B(ACBA CCBAS)B(ACBA CCBAS)B(ACBA CCBAS4434443444332333233322122212221101110

38、111设设 进位生成项为进位生成项为 , 进位传递项为进位传递项为 ，则：，则： iiiBAG iiiBAP01234123423434434440123123233233301212212220111CPPPPGPPPGPPGPGCPGCCPPPGPPGPGCPGCCPPGPGCPGCCPGC则：则：3.3.5 组合电路设计实例比较器组合电路设计实例比较器例例: 设计一个两位二进制数码比较器设计一个两位二进制数码比较器 解解: (1) 确定逻辑变量，并赋值确定逻辑变量，并赋值 设设A=A1A0, B=B1B0, 根据题意，根据题意， 输入变量为输入变量为A、B；电路的输出；电路的输出 为比较

39、结果：为比较结果：(2) 列写真值表列写真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000 F11 表示表示 A B F21 表示表示 A = B F31 表示表示 A B) 1)(1100111 BABABAF 0 0 0 00 0 0 10 0 1 00 0 1

40、10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000组合电路设计实例比较器组合电路设计实例比较器(3) 逻辑函数的化简与变换逻辑函数的化简与变换0001111000011110 1 1 1 1 B1B0A1A0F2 (A=B)B )(AB (AF00112 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00

41、 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000组合电路设计实例比较器组合电路设计实例比较器(3) 逻辑函数的化简与变换逻辑函数的化简与变换0001111000011110 1 1 1 1 1 1 B1B0A1A0F3 (AB)B (ABABAF1100113 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0

42、10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000组合电路设计实例比较器组合电路设计实例比较器(3) 逻辑函数的化简与变换逻辑函数的化简与变换)B (ABABAF)B )(AB (AF)B (ABABAF1100113001121100111 312FFF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00

43、 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000组合电路设计实例比较器组合电路设计实例比较器(4) 作逻辑电路图作逻辑电路图两位数码比较器的逻辑图两位数码比较器的逻辑图运算电路实例运算电路实例例例: 试用全加器及与非门设计一个一位试用全加器及与非门设计一个一位8421BCD码加法器。码加法器。8421BCD码的加法码的加法 对于对于8421BCD码来说，若相加后的和出现

44、伪码，应在码来说，若相加后的和出现伪码，应在伪码上加校正数伪码上加校正数(6)10 = 0110，得到两个代码组。，得到两个代码组。 1001 8421 + 0011 8421 = ？运算电路实例运算电路实例解解: (1) 作真值表作真值表运算电路实例运算电路实例解解: (2) 写出输出函数的表达式写出输出函数的表达式CCb S8S4 S8S2 运算电路实例运算电路实例解解: (3) 画出电路图画出电路图一位8421BCD码逻辑图11003.4 组合逻辑电路的冒险组合逻辑电路的冒险理想情况理想情况: 逻辑门无延迟逻辑门无延迟多个信号同时瞬间变化多个信号同时瞬间变化实际情况实际情况: 信号变化信

45、号变化: 过渡时间过渡时间信号通过逻辑门信号通过逻辑门: 响应时间响应时间多个信号变化多个信号变化: 有先有后有先有后例如例如: 输入信号变化前后稳态时，函数值输入信号变化前后稳态时，函数值为为0,变化时出现短暂变化时出现短暂1,则电路产生冒险则电路产生冒险组合电路中的冒险组合电路中的冒险逻辑冒险逻辑冒险功能冒险功能冒险AAF3.4 组合逻辑电路的冒险组合逻辑电路的冒险下面的电路存在冒险：下面的电路存在冒险：组合逻辑电路组合逻辑电路电路中存在冒险电路中存在冒险竞争：竞争：冒险：冒险：在组合电路中，信号经由不同的途径达到某一会合点的在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后时间

46、有先有后.由于竞争而引起电路输出发生瞬间错误现象。表现为由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。输出端出现了原设计中没有的窄脉冲，常称其为毛刺。AAF基本概念基本概念n静态逻辑冒险静态逻辑冒险n一个输入变量发生变化一个输入变量发生变化,n变化前后函数值相同变化前后函数值相同,n变化时出现一次瞬时输变化时出现一次瞬时输出错误出错误.0001111000011110 0 0 0 0 0 0 11 1 0 1 000 0CDAB 00001111000011110 0 0 0 0 0 0 1 1 1 0 1 000 0CDAB 0偏偏1型冒险型冒

47、险: 稳态为稳态为1, 输入变化时瞬时输出输入变化时瞬时输出0。偏偏0型冒险型冒险: 稳态为稳态为0, 输入变化时瞬时输出输入变化时瞬时输出1。n静态功能冒险静态功能冒险n多个输入变量同时发生多个输入变量同时发生变化变化,n变化前后函数值相同变化前后函数值相同,n变化时出现一次瞬时输变化时出现一次瞬时输出错误出错误.3.4.1 静态逻辑冒险与消除方法静态逻辑冒险与消除方法1. 产生逻辑冒险的原因产生逻辑冒险的原因器件的固有时延。器件的固有时延。CBACFABC：11111010013.4.1 静态逻辑冒险与消除方法静态逻辑冒险与消除方法1. 产生逻辑冒险的原因产生逻辑冒险的原因对于与或式：对于

48、与或式：CBABF若若 ABC 从从 111101与或式电路与或式电路: 只存在偏只存在偏1型逻辑冒险型逻辑冒险.CAB0100011110 0 00 11 0 1 1F对于或与式：对于或与式：C)BB)(A(F若若 ABC 从从 100110或与式电路或与式电路: 只存在偏只存在偏0型逻辑冒险型逻辑冒险.CAB01000111101 0 0 01 1 0 1F器件的固有时延。器件的固有时延。2. 逻辑冒险的检查逻辑冒险的检查(1) 代数法代数法某一变量同时以原某一变量同时以原/反变量形式出现反变量形式出现消去其余变量消去其余变量, 若函数式变为若函数式变为 偏偏 1 型逻辑冒险型逻辑冒险 偏

49、偏 0 型逻辑冒险型逻辑冒险BBFBBFBCBAFC)BB)(A(FBCBAFCAB0100011110 0 0 1 0 0 1 1 1CAB0100011110 0 0 1 0 0 1 1 1C)BB)(A(F(2) 卡诺图法卡诺图法 两圈相切有险两圈相切有险象象3. 逻辑冒险的消除逻辑冒险的消除n代数法代数法: : 加入冗余项加入冗余项ACBCBA BCBAFn卡诺图卡诺图: : 加入冗余圈加入冗余圈BCBCBAFCAB0100011110 0 0 1 0 0 1 1 1CAB0100011110 0 0 1 0 0 1 1 1C)C)(ABB)(A(F)C)(BB)(A( C)BB)(A

50、(FCA应用举例例例 将下面函数设计为无静态逻辑冒险的组合电路。将下面函数设计为无静态逻辑冒险的组合电路。DCADB ACAF解：解：0001111000011110 1 1 1 1 1 1 11 CDAB DCADB ACAFCB ADC B应用举例ABCD00000101111110101111111100000000ABCD00000101111110101111111100000000例例 函数表达式函数表达式( , ,)F A B C DABCACDABCACD(1) 利用卡诺图判断该函数是否存在静态逻辑冒险？若存在，写利用卡诺图判断该函数是否存在静态逻辑冒险？若存在，写(2) 出加

51、入冗余项后无逻辑冒险的与或表达式。出加入冗余项后无逻辑冒险的与或表达式。(3) (2) 写出该函数无逻辑冒险的或与表达式。写出该函数无逻辑冒险的或与表达式。( , ,)+F A B C DABCACDABDCD BAC( , ,)()( +)()()F A B C DABCA CDACDABCBD3.4.2 静态功能冒险与消除方法静态功能冒险与消除方法1. 1. 产生的原因产生的原因0001111000011110 0 1 1 1 CDAB 2. 2. 产生的条件产生的条件输入变量变化前后函数值相同输入变量变化前后函数值相同有有P P个变量同时发生变化个变量同时发生变化由由P P个变量组合构成

52、的个变量组合构成的2P2P个格个格, ,既既有有1 1又有又有0.0.3. 3. 功能冒险的消除功能冒险的消除加入选通脉冲加入选通脉冲输出加滤波电容输出加滤波电容3.4.2 静态功能冒险与消除方法静态功能冒险与消除方法例例: 在下图所示的逻辑函数中，当输入变量在下图所示的逻辑函数中，当输入变量ABCD从从01101100， 11111010, 00110100, 10001101变化时变化时, 是否存在功能冒险？是否存在功能冒险？0001111000011110 0 1 1 1 1 1 0 1 0 0 0 01 0 1CDABF 1解：解：ABCD0 1 1 0 1 1 0 01 1 1 1

53、1 0 1 00 0 1 1 0 1 0 01 0 0 0 1 1 0 1功能冒险的消除功能冒险的消除 n吸收法吸收法n在输出端加小电容可消除毛刺，但输出在输出端加小电容可消除毛刺，但输出波形边沿变坏波形边沿变坏, 对波形要求较严格时，应对波形要求较严格时，应再加整形电路。再加整形电路。 功能冒险是函数的逻辑功能决定的，不能在设计中消除，功能冒险是函数的逻辑功能决定的，不能在设计中消除，可通过外加滤波电容或选通脉冲消除。可通过外加滤波电容或选通脉冲消除。功能冒险的消除功能冒险的消除 n取样法取样法n电路加入取样电路加入取样(选通选通)脉冲，在取样脉冲作脉冲，在取样脉冲作用期间输出的信号才有效，

54、可以避免毛用期间输出的信号才有效，可以避免毛刺影响输出波形。刺影响输出波形。ABCF选通脉冲CPF=F.CP 冒险仅发生在输入冒险仅发生在输入信号变化的瞬间，只要信号变化的瞬间，只要使取样脉冲出现的时间使取样脉冲出现的时间与输入信号变化的时间与输入信号变化的时间错开，即可消除任何形错开，即可消除任何形式的冒险。式的冒险。 此时输出不再是电此时输出不再是电平信号，而是脉冲信号。平信号，而是脉冲信号。冒险现象的消除冒险现象的消除ABCDn取样法取样法n加取样脉冲原则加取样脉冲原则或门及或非门或门及或非门加负取样脉冲加负取样脉冲与门及与非门加与门及与非门加正取样脉冲正取样脉冲PCDPABPCDABP

55、CDABF )( )(PDCBAPDCBAF )(3.4.3 消除冒险方法的比较消除冒险方法的比较利用冗余项：只能消除逻辑冒险，不能消除功能冒险；适用范围有限利用冗余项：只能消除逻辑冒险，不能消除功能冒险；适用范围有限取样法：取样取样法：取样 ( (选通选通) ) 脉冲对逻辑冒险及功能冒险都有效。目前大多脉冲对逻辑冒险及功能冒险都有效。目前大多数中规模集成模块都设有使能端，可将取样信号作用于该端，待电路数中规模集成模块都设有使能端，可将取样信号作用于该端，待电路稳定后才使输出有效。稳定后才使输出有效。冒险现象仅发生在输入信号变化的瞬间冒险现象仅发生在输入信号变化的瞬间选通脉冲出现时间和信号变化

56、时间错开选通脉冲出现时间和信号变化时间错开加选通脉冲后加选通脉冲后, , 输出变为脉冲信号输出变为脉冲信号选通脉冲加入的位置和极性选通脉冲加入的位置和极性吸收法：滤波电容使输出信号变坏，引起波形的上升、下降时间变长，吸收法：滤波电容使输出信号变坏，引起波形的上升、下降时间变长，不宜在中间级使用。实验调试阶段采用的应急措施；不宜在中间级使用。实验调试阶段采用的应急措施；3.4.4 动态冒险动态冒险n静态冒险静态冒险n输入信号变化前、后函数值相同。输入信号变化前、后函数值相同。n动态冒险动态冒险n在输入变化前、后函数值不同在输入变化前、后函数值不同 ；n在输入信号变化瞬间，输出变化奇数在输入信号变

57、化瞬间，输出变化奇数次次 。n消除了静态冒险，动态冒险也自然消消除了静态冒险，动态冒险也自然消除。除。 3.5 常用的中规模组合电路与应用常用的中规模组合电路与应用nMSI、LSI的特点的特点 n通用性、兼容性及扩展功能较强通用性、兼容性及扩展功能较强 n外接元件少，可靠性高，体积小，功耗低，外接元件少，可靠性高，体积小，功耗低，使用方便使用方便 n标准化封装，注重外部功能标准化封装，注重外部功能n学习方法学习方法n理解器件功能表的含义理解器件功能表的含义.n根据功能表和逻辑符号，熟悉器件的功能，根据功能表和逻辑符号，熟悉器件的功能，正确使用器件正确使用器件n会灵活使用，例如器件逻辑功能的扩展

58、会灵活使用，例如器件逻辑功能的扩展集成电路的发展：集成电路的发展： SSI MSI LSI VLSI集成度不断提高：集成度不断提高： 逻辑门逻辑门 逻辑部件逻辑部件 子系统子系统 系统系统3.5.1 集成数码比较器集成数码比较器74LS85n逻辑符号逻辑符号n定义了器件的输入、输出引脚定义了器件的输入、输出引脚n功能表功能表n定义了器件的功能，真值表的一种定义了器件的功能，真值表的一种形式形式n逻辑功能描述逻辑功能描述n有时需分析器件的内部结构有时需分析器件的内部结构n器件的应用器件的应用n基本逻辑功能基本逻辑功能n逻辑功能的扩展逻辑功能的扩展 数码比较器是对两组同样位数的二进制数进行数值比较

59、的数码比较器是对两组同样位数的二进制数进行数值比较的逻辑电路。逻辑电路。 (b)aaaabbbbPQ0303PQCOMPAB32301210bbbaaa=3300集成数码比较器集成数码比较器74LS85n逻辑符号逻辑符号数据输入端：数据输入端：A，B 输入四位二进制数输入四位二进制数 ，3为最高位为最高位级联输入端：级联输入端：ab 用于器件功能的扩展用于器件功能的扩展数据输出端：数据输出端：AB 输出比较结果输出比较结果(b)aaaabbbbPQ0303PQCOMPAB32301210bbbaaa=3300集成数码比较器集成数码比较器74LS85n功能表功能表(b)aaaabbbbPQ030

60、3PQCOMPAB32301210bbbaaa=集成数码比较器集成数码比较器74LS85n逻辑功能描述逻辑功能描述n四位比较器四位比较器n G = S = 0 ，E=1n五位比较器五位比较器 n 此时，将此时，将 G 和和 S 作为最低位比较输入作为最低位比较输入端，端，E 接地。接地。0123401234bbbbb BaaaaaA(b)aaaabbbbPQ0303PQCOMPAB32301210bbbaaa= 问题：此时能否表示问题：此时能否表示 AB ？ 如何构成如何构成8位比较器？位比较器？ 如何构成如何构成24位比较器？位比较器？集成数码比较器集成数码比较器74LS85n器件的应用器件的应用串行级联构成的八位比较器串行级联构成的八位比较器 a