电子线路课件第13章

1、 13.1 组合逻辑电路的分析组合逻辑电路的分析 13.2 编码器编码器 13.3 译码器译码器 13.4 数据选择器和数据分配器数据选择器和数据分配器 13.5 比较器比较器 13.6 组合逻辑电路的设计方法组合逻辑电路的设计方法 本章小结本章小结13.1 组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的分析是根据给定的逻辑电路，找出其输出信号和输入信号之间的关系，从而确定电路的逻辑功能。 1.分析步骤 （1）根据逻辑图写出最后一级输出端的逻辑函数与输入端的逻辑变量之间的关系。 （2）用公式法或卡若图法将逻辑函数表达式化简成最简式。 （3）列真值表。 （4）分析逻辑功能。 2. 分析举例

2、 例13.1 试分析图示电路的逻辑功能。图13.1 例13.1图 解： (1) 写出逻辑表达式CACBBAY (2）列真值表。如表13.1所示： (3) 功能分析：当A、B、C取值一致时Y=0，当A、B、C取值不一致时Y=1。所以这是一个输入不一致鉴别电路。表13.1思考题思考题u组合逻辑电路分析的目的是什么？返回 13.2 编码器编码器 用二进制代码的组合表示特定含义输入信号（如数字、文字、信息、指令等）的过程，称为编码。实现编码功能的逻辑电路称为编码器。 13.2.1 13.2.1 二十进制编码器二十进制编码器 二十进制编码器，就是把输入的一位十进制数09通过该编码器，在其输出端得到相应的

3、二进制代码。这样的编码器称为二十进制编码器。 现以8421编码器为例进行说明。表13.3为8421编码器的真值表。表13.3 8421编码器的真值表根据真值表写出输出量函数式： A = I8 + I9=98II B= I4 + I5 + I6 +I7 = 7654IIII C= I2 + I3 + I6 + I7 = 7632IIII D= I1 + I3 + I5 +I7 + I9 = 97531IIIII 逻辑电路如图13.3所示。 图13.3 8421编码器的逻辑图 13.2.2 13.2.2 优先编码器优先编码器 如果我们对所有的输入信号进行编码，事先规定优先级别，这样，当有几个信号同

4、时在输入端有编码请求时，编码器只响应优先级别高的，而对优先级别低的不予理睬。这种编码器叫优先编码器。 集成编码器74LS148是8线3线优先编码器，管脚排列及符号如图13.4所示。（a）管脚图 (b)符号图 图13.4 74LS148优先编码器74LS148的逻辑功能如表13.4所示。表13.4 74LS148功能表 在表13.4中，I7为最高优先级，I0为最低优先级。 为使能端。当 =0 时，允许编码，当 =1时，禁止编码。 为使能输出端，它受 的控制，当 =1时， =1；当 =0时，有两种情况；当 端有信号时，表示本级工作 =1，禁止下级编码器工作，而当 端无信号时（全部为1）， =0表示

5、本级电路不工作，允许下级编码器工作。因此， 用于扩展编码规模。 为扩展输出端，当 =0时，只要有编码信号， 就是低电平。应用它可以使编码输出位得到扩展。 SSSSYSSSYS0I7ISY0I7ISYSYEXYSEXY 当将两片74LS148进行适当的连接就可以获得16线4线优先编码器。如图13.5所示。图13.5 两片74LS148扩展为16线4线优先编码器 思考题思考题u 当对N个信号进行编码时，需要使用的二进制代码位数 n与N应满足什么关系？返回 13.3 译码器译码器 译码是编码的逆过程，即把输入的二进制代码“翻译”为特定含义的输出信号的过程，能实现译码功能的电路称为译码器。 按照用途可

6、将译码器分为三类： （1）变量译码器 （2）码制变换译码器 （3）显示译码器 13.3.1 13.3.1 显示器件显示器件 1.半导体发光二极管（LED）数码显示器 半导体发光二极管数码显示器由7（或8）个LED排成“日”字形，称为七段（或八段），封装成数码管，如图13.6（a）所示。LED数码管内部有共阴极和共阳极两种接法。如图13.6（b）、（c）所示。图13.6 半导体数码显示器的结构和接法（a）外引脚排列图（b）共阴极接线图（c） 共阳极接线图图13.7 七段数字显示器发光段组合图 利用不同的发光段组合就可显示09共10个数字，如图13.7所示。 2. 液晶显示器（LCD） LCD七段

7、液晶显示器有ag七个笔画电极和一个公共电极COM，如图13.8所示。图13.8 LCD笔画及控制波形 由图13.8可知： 当加在笔画（ag）中某个电极上的方波和公共电极（COM）上的方波信号相位相同时，相对电压为零，则该笔画段不显示； 当加在某笔画上的方波与公共电极上的方波信号相位相反时，则有幅值两倍于方波幅值的电压加在液晶上，该笔画被选中而显示。 13.3.2 BCD13.3.2 BCD七段显示译码器七段显示译码器 下面介绍常用的74LS148七段显示译码器。 1.外引线排列与引出端符号 图13.9为74LS48的管脚排列图。图13.9 74LS48的管脚排列图(a)外引线排列(b)逻辑符号

8、表13.5 74LS48的功能表2. 逻辑功能 74LS48的逻辑功能如表13.5所示。 其译码器输出（YaYg）是高电平有效，适用于驱动共阴极LED数码管，显示的字形如表中所示。因其译码器输出端的内部有上拉电阻（是2K的限流电阻），因此在与LED管连接时无需再外接限流电阻。 由表中可以看出，74LS48具有译码功能、试灯功能、灭灯功能、动态灭灯功能。 思考题思考题u试比较几种数码显示器的优缺点。u试举几个译码器应用的例子。返回 13.4 数据选择器和数据分配器数据选择器和数据分配器 13.4.1 13.4.1 数据选择器数据选择器 数据选择器，就是根据地址控制信号，从多路输数据选择器，就是根

9、据地址控制信号，从多路输入数据中选择其中某一路数据输出的组合逻辑电路。入数据中选择其中某一路数据输出的组合逻辑电路。 以双4选1数据选择器74LS153为例，说明数据选择器的工作原理。图13.10(a)为74LS153的外引线排列图，(b)为逻辑图。 图13.10 双4选1数据选择器74LS153（a）外引线排列图（b）逻辑图 由图13.10可写出四选一数据选择器输出逻辑表达式 其逻辑功能如表13.6所示。SAADAADAADAADY013012011010表13.6 四选一数据选择器功能表 13.4.213.4.2数据分配器数据分配器 数据分配器，就是根据地址信号，从多个数据输数据分配器，就

10、是根据地址信号，从多个数据输出端中选出一个输出端，把输入的一位数据经由此输出端中选出一个输出端，把输入的一位数据经由此输出端送达多路数据接收装置中的某一个。出端送达多路数据接收装置中的某一个。它是数据选择的逆过程。 图13.11为四路分配器的逻辑图。图13.11 四路分配器的逻辑图 根据逻辑图可知： 当时，数据分配给，； 当时，数据分配给，； 当时，数据分配给，； 当时，数据分配给，。 当数据分配给某一路的时该路的与门开启，其余各路的与门被关闭，使得相应的输出为零。u 数据选择器和数据分配器的基本功能是什么？u 试用多路数据选择器数实现函数 。思考题思考题BCACAY返回 13.5 比较器比较

11、器 在一些数字电子设备中，经常要求对两个数字进行比较，由比较的结果决定电路的操作。能够实现这种功能的电路，叫数字比较器。只比较两数是否相同的数字比较器叫同比较器；既比较两数是否相同又比较两数大小的数字比较器叫大小比较器。 13.5.1 13.5.1 同比较器同比较器 4位同比较器逻辑电路如图13.12所示。 图13.12 4位同比较器逻辑图 从逻辑图可以看出，Zi= ， 根据异或门的功能可知，Ai、Bi相同为0，相异为1，因此只有当A3A2A1A0=B3B2B1B0时，四个异或门的输出才能同时为0，使得Y=1，否则当其中任一位不等时，Y=0。iiBA 4321ZZZZY 13.5.2 13.5

12、.2 大小比较器大小比较器 .一位数值比较器 （1）电路组成 一位数值比较器的电路如图13.13所示。图13.13 一位数值比较器的逻辑图 （2）逻辑表达式 由逻辑图得出输出信号的表达式为：)BA(YBA=)BA(YABBA=BA + BA=BA)(BAYBA= （3）真值表 一位数值比较器的真值表如表13.7所示。输 入输 出A B 0 00 11 01 1 1 1 0 0 1 1 1 0 1 1 1 0 )(BAY)(BAY)(BAY 表13.7 一位数值比较器的真值表 2. 多位数值比较器 在比较两个多位数的大小时，必须自高到低逐位在比较两个多位数的大小时，必须自高到低逐位比较，若高位相

13、等，再比较次高位，若次高位相等，比较，若高位相等，再比较次高位，若次高位相等，再向下比较，直到最后一位，若还是相等，则两数相再向下比较，直到最后一位，若还是相等，则两数相等。否则比到哪一位不相等，就能确定两数的大小了。等。否则比到哪一位不相等，就能确定两数的大小了。 （1）集成数字比较器74LS85介绍 图13.14是74LS85的各管脚排列图。图13.14 74LS85的各管脚排列 74LS85的逻辑功能如表13.8所示。1234567816151413121110974LS85GNDVCCA3IA BA0A1B3B2A2B1B0IA BIA BYA BYA BYA BA3B3A3B3A3=

14、B3A2B2A3=B3A2B2A3=B3A2B2A1B11 0A3=B3A2B2A1B1A3=B3A2B2A1=B1A0B0A3=B3A2B2A0B0A3=B3A21=B1A0=B010A3=B3A2B2A1=B1A0=B00A3=B3A2B2A0=B00A3B3A2B2A1B1A0B0A3B31 0 0A3B30 1 0A3=B3A2B21 0 0A3=B3A2B20 1 0A3=B3A2B2A1B10A3=B3A2B2A1B1A3=B3A2B2A1=B1A0B0A3=B3A2B2A0B0A3=B3A21=B1A0=B010A3=B3A2B2A1=B1A0=B0A3=B3A2B2A0=B00

15、01A3B3A2B2A1B1A0B0A1=B1A1=B1001011000011000010010输 入输 出B2AA1=B1I(AB)I(A=B)I(AB)Y(AB)Y(A=B)表13.8 四位数字比较器功能表 （2）74LS85的功能扩展 当只比较位数时，将低位比较结果的输入端(扩展端)I(AB)接低电平，I(A=B)接高电平。 当比较两个位以上的二进制数时，需要将两片或两片以上的74LS85组合成位数更多的数值比较电路。图13.15是两片四位比较器组成的八位数值比较器的连接图。 A3B3A2B2A1B1A0B0I(A B)I(A B)I(A B)a3b3a2b2a1b1a0b0“0”“1

16、”Y(A B)Y(A B)Y(A B)(低位)A3B3A2B2A1B1A0B0I(A B)I(A B)I(A B)a7b7a6b6a5b5a4b4Y(A B)Y(A B)Y(A B)(高位)74LS8574LS85图13.15 两片74LS85扩展连接图 u 列出与进行比较的真值表。u 试用74LS85组成一个十位数字比较器。思考题思考题返回 13.6 组合逻辑电路的设计方法组合逻辑电路的设计方法 组合逻辑电路的设计，就是根据逻辑要求画出逻辑电路图的过程。因此组合逻辑电路的设计步骤与组合逻辑电路的分析步骤相反。 1.分析步骤 (1) 分析要求。 (2) 列真值表。 (3) 根据真值表写出相应的

17、逻辑表达式，用公式法或卡诺图法进行化简，并转换成命题所要求的逻辑表达式。 (4) 画逻辑图。 2.分析举例 例13.3 试设计一个三人、表决器，三个人中只要有个或个以上同意，则表决通过，否则不通过。 解： （1）分析命题，并对输入、输出变量赋值。 、为个输入变量，为表决结果。同意时用“1”表示，不同意时用“0”表示，通过时用“1”表示，否则用“0”表示。 表13.9 例13.3表 （2）列真值表。如表13.9所示：最小项最小项 （3）画卡诺图。如图13.16所示：由卡诺图得 Y = AB+BC+CA 将上式变换为与非表达式： Y =CABCABABC01000111101111图13.16 例13.3卡诺图 （4）画逻辑图。如图13.17所示：图13.17 例13.3逻辑图思考题思考题u组合逻辑电路设计的基本任务是什么