第三章(存储器原理与接口)

1、 第第3 3章章 存储器原理与接口存储器原理与接口n 存储器基础知识存储器基础知识n 存储器接口技术存储器接口技术n 微型机系统中存储器的体系结构微型机系统中存储器的体系结构 一、存 储 器 基 础 知 识 存储器的分类存储器的分类 选择存储器件的考虑因素（性能指标）选择存储器件的考虑因素（性能指标） 随机存取存储器随机存取存储器RAM 只读存储器只读存储器ROM. 按用途和特点分类按用途和特点分类 按存储器存取方式分类按存储器存取方式分类 按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类 按按 用用 途途 和和 特特 点点 分分 类类（辅助存储器，外存，（辅助存储器，外存，E

2、xternal Memory） 用来存放不经常使用的程序和数据，用来存放不经常使用的程序和数据， CPUCPU不不能直接访问它。属计算机的外部设备能直接访问它。属计算机的外部设备, ,是为弥补是为弥补内存容量的不足而配置的，容量大，成本低，所内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。访问，如硬盘、软盘驱动器等。（缓存，（缓存，Cache Memory） 位于主存与位于主存与CPU之间，其存取速度非常快

3、，之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。量之间的矛盾，提高整个系统的运行速度。 （主存储器，内存，（主存储器，内存，Main Memory） 用来存放计算机正在执行的或经常使用的程序用来存放计算机正在执行的或经常使用的程序和数据。和数据。CPU可以直接对它进行访问。一般是由半可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。但容量有限，其大小受地址总线位数的限制。 按按 用用 途

4、途 和和 特特 点点 分分 类类按存放信息按存放信息原理不同原理不同随机存取存储器随机存取存储器RAM(Random Access Memory) 只读存储器只读存储器ROM (Read-Only Memory) 又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读读/写操作的一类存储器。写操作的一类存储器。 在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。操作的一类存储器。 静态静态RAM动态动态RAM掩膜掩膜ROM（MROM）可

5、编程可编程ROM（PROM）可擦除编程可擦除编程ROM（EPROM）可电擦除可编程可电擦除可编程ROM（ E2PROM）闪烁存储器闪烁存储器Flash按工艺不同按工艺不同只读存储器只读存储器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改;PROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改;EPROM：用紫外光擦除，擦除后可编程；并允许用：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程户多次擦除和编程;EEPROM（E2PROM）：采用加电方法在线进行擦：采用加电方法在线进行擦除和编程，也可多次擦写除和编程，也可多次擦写;Flash Memory

6、（闪存）（闪存）：能够快速擦写的：能够快速擦写的EEPROM，但只能按块（但只能按块（Block）擦除。）擦除。 读写存储器读写存储器RAM组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失RAM的分类的分类 （Static RAM，静态随机存储器），静态随机存储器） 速度快、容量低、功耗大、价格高速度快、容量低、功耗大、价格高（Dynamic RAM，动态，动态RAM） 容量高、功耗小、价格低容量高、功耗小、价格低n半导体存储器半导体存储

7、器n磁表面存储器磁表面存储器n光电存储器光电存储器 选择存储器件的考虑因素（性能指标）选择存储器件的考虑因素（性能指标）存储容量存储容量存取速度存取速度功耗功耗可靠性可靠性 价格价格随机存取存储器随机存取存储器RAM （Static RAM，静态随机存储器），静态随机存储器） 速度快、容量低、功耗大、价格高速度快、容量低、功耗大、价格高（Dynamic RAM，动态，动态RAM） 容量高、功耗小、价格低容量高、功耗小、价格低 SRAM芯片芯片6264n存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写

8、WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615VCCGNDOEWRCSAn-1 . . .A0D0 . . .D7.电源线控制线地址线数据线只读存储器只读存储器ROM掩膜掩膜ROM（MROM）可编程可编程ROM（PROM）可擦除编程可擦除编程ROM（EPROM）可电擦除可编程可电擦除可编程ROM（ E2PROM）闪烁存储器闪烁存储器Flash EPROM芯片芯片2764n存储容量为存储容量为8K8n28

9、个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615VCCVppGNDOECSAn-1 . . .A0D0 . . .D7.电源线控制线地址线数据线3.2 存储器与存储器与CPU的连接的连接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译

10、码方法同样适合译码方法同样适合I/O端口端口存储芯片与存储芯片与8086CPU的连接的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线1. 存储芯片数据线的处理存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与全部数据线与CPU系统的系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用

11、多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充” 位扩充位扩充(数据宽度扩充数据宽度扩充)2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn位扩充的连接方式是将多片存储芯片的位扩充的连接方式是将多片存储芯片的地址线、片选、读地址线、片选、读/写端应写端应并联并联，数据数据端端单独引出单独引出。n这些芯片应被看作是一个整体常被称为这些芯片应被看作是一个整体常被称为“芯片组芯片组” 2. 存储芯片地址线的连接存储芯片地址线的连接n芯片的地址线通常应全部与系统的芯片的地址线通常应全部与系统的低低位地址总线位地址总

12、线相连相连n寻址时，这部分地址的译码是在存储寻址时，这部分地址的译码是在存储芯片内完成的，我们称为芯片内完成的，我们称为“片内译码片内译码” 片内译码片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围（范围（16进制）进制）A9A03. 存储芯片片选端的译码存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围也就是扩充了存储器地址范围n进行进行“字节数扩充字节数扩充”，需要利用存储芯片的，需要利用存储芯片的片片选端选端对多个存储芯片

13、（组）进行寻址对多个存储芯片（组）进行寻址n这个寻址方法，主要通过将存储芯片的片这个寻址方法，主要通过将存储芯片的片选端选端与系统的高位地址线相关联来实现与系统的高位地址线相关联来实现n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”地址扩充（字节数扩充）地址扩充（字节数扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000n字扩充应该把字扩充应该把地址线、数据线、读地址线、数据线、读/写写端应端应并联并联，由由片选信号片选信号区分各片地址区分各片地址， 故故片选片选端端单独引出单独引

14、出。 译码和译码器译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译翻译为唯一为唯一“有效输出有效输出”的过程的过程n译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑n译码电路更多的是采用译码电路更多的是采用集成译码器集成译码器n常用的常用的2:4译码器译码器74LS139n常用的常用的3:8译码器译码器74LS138n常用的常用的4:16译码器译码器74LS15474LS138译码器译码器0Y1Y2Y3Y4Y5Y6Y7YCA2GB2GBA1G74LS138译码器真值表译码器真值表 74LS13874LS138有三条控制线有三条控制线G G1 1， ， ，只

15、有，只有当当G G1 1等于等于1 1， 等于等于0 0， 等于等于0 0时，三时，三八译码器才能工作，否则译码器输出全八译码器才能工作，否则译码器输出全为高电平。输出信号为高电平。输出信号Y Y0 0Y Y7 7是低电平有效是低电平有效的信号，对应于的任何一种组合的信号，对应于的任何一种组合输入，其个输出端中只有一个是，输入，其个输出端中只有一个是，其他个输出均为。其他个输出均为。BG2AG2BG2AG2译码器74LS138 线选法线选法 全译码法全译码法 部分译码法部分译码法 线性选择法线性选择法 将将低位地址总线低位地址总线直接与各芯片直接与各芯片的地址线相连，用剩余的的地址线相连，用剩

16、余的高位地址高位地址总线的总线的一根或者若干根不经译码后一根或者若干根不经译码后直接作为各芯片的片选信号。直接作为各芯片的片选信号。 全译码法全译码法 将将低位地址总线低位地址总线直接与各芯片直接与各芯片的地址线相连，的地址线相连，高位地址总线高位地址总线全部全部经译码后作为各芯片的片选信号。经译码后作为各芯片的片选信号。 全译码法结构示意图全译码法结构示意图 8KB(2)CS 8KB(1)CS 8KB(8)CS 3-8译码器译码器A0A12A13A19Y0Y1Y7全译码法的特点全译码法的特点 全译码法可以提供对全存储空间的寻址能力。全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻

17、址的存储空间时，可从译当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充余的空闲下来，以便需要时扩充. .优点：存储器的地址是连续的且唯一确定的，即优点：存储器的地址是连续的且唯一确定的，即无地址间断和地址重叠。无地址间断和地址重叠。 部分译码法部分译码法 将高位地址线中的将高位地址线中的一部分一部分进行译码，进行译码，产生产生片选信号片选信号。常用于不需要全部地址。常用于不需要全部地址空间的寻址能力，但采用线选法地址线空间的寻址能力，但采用线选法地址线又不够用的情况。又不够用的情况。部分译

18、码法结构示意图部分译码法结构示意图 8KB(2)CS 8KB(1)CS 8KB(3)CS 3-8译码器译码器A0A12A13A15Y0Y1Y3 8KB(4)CSA16 A19(不参加译码）不参加译码）片选端译码小结片选端译码小结n存储芯片的存储芯片的片选控制片选控制端可以被看作是端可以被看作是一根最高一根最高位地址线位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地址空地址空间的选择间的选择（接系统的（接系统的M/IO*信号）和信号）和高位地址高位地址的译码选择的译码选择（与系统的高位地址线相关联）（与系统的高位地址线相关联）n对一些存储芯片通过片选无效可关闭内部

19、的输对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用出驱动机制，起到降低功耗的作用4. 存储芯片的读写控制存储芯片的读写控制n芯片芯片OE与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时，存储芯当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线片将开放并驱动数据到总线n芯片芯片WE与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，允许总当芯片被选中、且写命令有效时，允许总线数据写入存储芯片线数据写入存储芯片存储器子系统的设计一般遵循如下步骤：存储器子系统的设计一般遵循如下步骤：（1）根据系统中实际存储器容量，确定存储）

20、根据系统中实际存储器容量，确定存储器芯片的个数；器芯片的个数；（2）根据所选用存储芯片的容量，画出）根据所选用存储芯片的容量，画出地址地址分配图分配图或或列出地址分配表列出地址分配表，将地址信号分类，将地址信号分类为用于为用于和和用于片选的信号用于片选的信号；（3）根据所扩展的存储子系统的数据宽度）根据所扩展的存储子系统的数据宽度要求确定要求确定A0和和 BHE的连接方式；的连接方式；（4）连接数据线和片内寻址的地址线；）连接数据线和片内寻址的地址线；（5）汇合）汇合M/IO、A0、和用于片选的和用于片选的地址信号，选用合适的译码器形成存储芯地址信号，选用合适的译码器形成存储芯片的片选信号；片

21、的片选信号；（6）连接读写控制信号。）连接读写控制信号。 (2)将主存范围展开将主存范围展开 78000H78FFFHA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00111100000000000000001111000000000000001.0111100001111111111101111000100000000000.01111000111111111111 (3) 用于用于和和用于片选的信号用于片选的信号 6116片内地址线：存储容量为片内地址线：存储容量为2K8，所以片，所以片内地址线为内地址线为11条，即：条，即：A0A10

22、因此因此8086系统地址总线中的系统地址总线中的A1A11作为用作为用于片内寻址的信号，与于片内寻址的信号，与6116片内地址线片内地址线A0A10相连相连；而而A12A19作为用于片选的信号作为用于片选的信号, 与与74LS138译码器相连；译码器相连；A0 悬空即可。悬空即可。（4）连接数据线，即数据线的低）连接数据线，即数据线的低8位与偶存储体位与偶存储体相连，高相连，高8位与奇存储体相连；位与奇存储体相连；（5）连接读写控制信号，即）连接读写控制信号，即8086的的RD信号与信号与ROM芯片的芯片的OE相连；相连；（6）汇合）汇合M/IO和用于片选的地址信号和用于片选的地址信号A12A

23、19 ，选用选用74LS138译码器（可通过一些门电路）形成译码器（可通过一些门电路）形成片选信号与存储芯片的片选信号与存储芯片的CS相连。相连。8086CPU的片选信号线与的片选信号线与74LS138译码器的连接译码器的连接A19A18A15A14A13A12M/IO输出输出0100010接接G2A 通过与门逻通过与门逻辑电路接辑电路接G1接接74LS138的的 C、B、A通过非门通过非门接接G2BY0注：注：A0悬空悬空2716(1)2716(2)A0A10 D0D7CS OEA0A10 D0D7CS OEA11A1D7D0D15D8RD74LS138Y0 Y1 .Y6 Y7C B AG1

24、 G2A G2BA12 A13 A14A19A15A18M /IO. . . . . . . . . . . . . . . . . . . . . . . . . 地址从地址从50000H开始。开始。(2)将主存范围展开将主存范围展开 50000H5FFFFH A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0010100000000000000000101000000000000000101011111111111111110010111111111111111110000 1111 1111 1110A19A18 A17 A160 1 0

25、 1输出输出A15 A0地址范围地址范围Y5=050000H 5FFFEH 偶偶0 1 0 1Y5=050001H 5FFFFH 奇奇62256扩展的全地址译码的地址范围扩展的全地址译码的地址范围0000 0000 0000 00000000 0000 0000 00010000 1111 1111 1111 (3) 用于用于和和用于片选的信号用于片选的信号 61256片内地址线：存储容量为片内地址线：存储容量为32K8，所以，所以片内地址线为片内地址线为15条，即：条，即：A0A14 因此因此8086系统地址总线中的系统地址总线中的A1A15作为用于片作为用于片内寻址的信号，与内寻址的信号，

26、与62256芯片的芯片的A0A14相连；相连；而而A0、 BHE 、 A16A19作为用于片选的信号，作为用于片选的信号，与与74LS138译码器相连。译码器相连。（4）连接数据线，即数据线的低）连接数据线，即数据线的低8位与偶存储体位与偶存储体相连，高相连，高8位与奇存储体相连；位与奇存储体相连；（5）连接读写控制信号，即）连接读写控制信号，即8086的的RD信号与信号与RAM芯片的芯片的OE相连相连, 8086的的WR信号与信号与RAM芯片芯片的的WR相连；相连；（6）汇合）汇合M/IO、A0、BHE和用于片选的地址信和用于片选的地址信号号A16A19 ，选用，选用74LS138译码器形成片选信号与译码器形成片选信号与存储芯片的存储芯片的CS相连。相连。62256 R A MC SO EW RA14A0D7D062256 R A MC SO EW RA14A0D7D0 A15.A1D15.D8D7.D0RDW RAG2G1BG2BCA0Y1Y2Y7Y6Y5Y4Y3YA16M /IOA19G N DA18A17BH EA0使用使用8086CPU内存内存扩展扩展连线连线思考题思考题 三、微型机系统中存储器的体系