组成原理试卷及答案

1、精选优质文档-倾情为你奉上 学院 专业 级 学号 姓名 密封线题号一二三四五总分得分一、 单项选择题(每小题1.5分,共30分) （选择正确答案填入下表中，填错或不填均不得分）总分题号12345678910答案CDBCADABDB题号11121314151617181920答案AADCCDBBBA二、 填空题(每空1分,共10分)（将正确答案填入下表）总分题号12345答案应用系统25P测试下地址题号678910答案320集中分散中断机器三、 判断题(每小题1分,共10分)（将正确“”或者错误“×”填入下表）总分题号12345678910答案×××

2、15;×四、 简答题(每小题5分,共20分)1. 简述冯诺依曼体系结构要点。答：（1）采用二进制；（2）硬件系统由运算器、控制器、存储器、输入系统、输出系统组成；（3）存储程序、顺序执行。2. 流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。分别判断以下三组指令各存在哪种类型的数据相关，并简要说明理由。(1)I1：LDA R1，A ； M（A）R1，M（A）是存储器单元I2：ADD R2，R1 ；（R2）+（R1）R2(2) I3：ADD R3，R4 ；（R3）+（R4）R3I4：MUL R4，R5 ；（R4）×（R5） R4(

3、3) I5：LDA R6，B ； M（B）R6，M（B）是存储器单元I6：MUL R6，R7 ；（R6）×（R7） R6答：（1）I1指令先写R1，I2指令后读R1，存在写后读（RAW）相关；（2）I3指令读写R4，I4指令后写R4，存在读后写（WAR）相关；（2）I5指令读写R6，I6指令后写R6，存在写后写（WAW）相关；3. 存储系统中有Cache、主存和辅存等，请分别简述它们各自的作用及对速度、容量的要求。 答：高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。主存储器（Mainmemor

4、y）简称主存。是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器（CPU）直接随机存取。辅助存储器又称为外部存储器，CPU需要通过I/O系统与之交换数据。辅助存储器存储容量大、成本低、存取速度慢，以及可以永久地脱机保存信息。常见的有磁表面存储器、光盘存储设备、U盘等。4. 什么是中断方式？一般应用在什么场合？ 答：CPU暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序，处理完毕后自动恢复原程序的执行的过程称为中断。中断方式在一定程度上实现了CPU和外设的并行工作，使CPU的效率得到充分的发挥。不仅如此，由于中断的引入，还能使多个外设并行工作，CPU根据需要可以

5、启动多个外设，被启动的外设分别同时独立地工作，一旦外设准备就绪，即可向CPU发出中断请求，CPU可以根据预先安排好的优先顺序，按轻重缓急处理外设与自己的数据传送。另外，计算机在运行过程中可能会发生预料不到的异常事件，如运算错、掉电、溢出等，由于中断的引入，使计算机可以捕捉到这些故障和错误，及时予以处理等。五、 计算题及应用题(每小题10分,共30分)1. 某计算机有8条微指令I1-I8，每条微指令所包含的微命令控制信号见下表所示，a-j 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。微指令abcdefghijI1I2I3I4I5I6I7I8答

6、：f,h,i为相斥性微命令可分为一组，占微指令两位，分组编码；同理b,g,j也可分为一组，占微指令两位，分组编码；剩下的4个为命令个占一位。总共8为。下面是一组方案：2. 写出数 -的符合IEEE754标准的32位浮点规格化数编码。答：-=-=-0.01111B=-1.111B×2-2按IEEE754标准的32位浮点规格化数定义，S=1，M=11100，E=-2+127=125=得符合IEEE754标准的32位浮点规格化编码为：1 11100=BEF0 0000H3. 存储器地址空间图如下所示（按字节编址），设计此存储器系统，画出RAM和ROM与CPU连接图。现有芯片为8K×4位的RAM芯片（有/CS和/WE控制端，均低有效）、8K