计算机组成原理复习要点及答案

1、计算机组成原理课程复习要点1、 总线、时钟周期、机器周期、机器字长、存储字长、存储容量、立即寻址、直接寻址、MDR、MAR等基本概念。总线：连接多个部件的信息传输线，是各个部件共享的传输介质。在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的消息。分为片内总线，系统总线和通信总线。时钟周期：也称为振荡周期，定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。机器周期：完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个S周期（状态周期）组成存储容量：存储容量是指存储器可以容纳的二进

2、制信息量，用存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示。即： 存储容量 = 存储单元个数 * 存储字长立即寻址：立即寻址的特点是操作数本身设在指令字内，即形式地址A不是操作数的地址，而是操作数本身，又称之为立即数。数据是采用补码的形式存放的把“#”号放在立即数前面，以表示该寻址方式为立即寻址。直接寻址：在指令格式的地址字段中直接指出操作数在内存的地址ID。在指令执行阶段对主存只访问一次。计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 主机：是计算机硬件的主体部分，由CPU和主存储器

3、MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 机器字长：指CPU一次能处理的二进制

4、数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。 IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。 CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。 ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的

5、核心部件，其功能是进行算术、逻辑运算。 ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。 MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。 X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数； MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。 MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要

6、写入某存储单元的数据。 I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。 MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。 2、 机器指令的执行过程，CPU工作周期的划分。机器指令的执行过程：取指令分析指令执行指令。 CPU工作周期划分为：取指周期（取指令）、间址周期（取地址）、执行周期（取操作数）、中断周期（存程序断点）。 3、 同步通信、异步通信的基本概念，工作特征，及应用场合。同步通信： 通信双方由统一时标控制数据传送。

7、时标通常由CPU的总线控制部件发出，也可以由各部分的各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。优点是规定明确、统一，模块间的配合简单一致。缺点是主、从模块时间配合属于强制性“同步”，必须在限定时间类完成规定的要求。 同步通信一般用于总线长度较短、各部件存取时间比较一致的场合。 在同步通信的总线系统中，总线传输周期越短，数据线的位数越多，直接影响总线的数据传输率。异步通信：通信双方由不同时标控制数据传送。没有公共的时间标准，采用应答方式（不互锁、半互锁、全互锁三种类型）。异步串行通信的数据传送率用波特率来衡量。波特率是指单位时间内传送二进制数据的位数，单位用bps（

8、位/秒）表示，记做波特。异步通信一般应用于并行传送或串行传送。4、 微程序控制器、硬连接控制器的基本概念及应用场合。微程序控制器： 采用微程序控制方式的控制器称为微程序控制器。所谓微程序控制方式是指微命令不是由组合逻辑电路产生的，而是由微指令译码产生。一条机器指令往往分成几步执行，将每一步操作所需的若干位命令以代码形式编写在一条微指令中，若干条微指令组成一段微程序，对应一条机器指令。硬连接控制器： 硬连线控制器，是由基本逻辑电路组成的，对指令中的操作码进行译码， 并产生相应的时序控制信号的部件，又称组合逻辑控制器。 硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成。

9、5、 I/O编址的基本概念，编址方式，以及它们的特点和要求。I/O编址：存储器是由一个个存储单元构成的，为了对存储器进行有效的管理，就需要对各个存储单元编上号，即给每个单元赋予一个地址码，这叫编址。经编址后，存储器在逻辑上便形成一个线性地址空间。编址方式：1） 统一编址：将I/O地址看作是存储器地址的一部分。占用了存储空间，减少了主存容量，但无需专用的I/O指令。2） 不统一编址：I/O地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的I/O指令。不占用主存空间，故不影响主存容量，但需要I/O专用指令。6、 指令周期、机器周期、时钟周期的划分及相互关系。指令周期：取指周期PCMAR地

10、址线；1R；M（MAR）MDR；MDRIR；OP（IR）CU；（PC）+1PC 间址周期Ad（IR）MAR；1R；M（MAR）MDR；MDRAd（IR） 执行周期1、 非访存指令：清除累加指令CLA（0ACC） 累加器取反指令COM（ ACC）算数右移一位指令SHR（L（ACC）R(ACC)，）循环左移一位指令（L（ACC）R(ACC）停机指令（）、访存指令：（）加法指令：（）；M（MAR）MDR；（）（）；另外：AX BX：在该指令执行阶段无需访存，只需完成（AX）+（BX） AX的操作； （2）存数指令STA X： Ad（IR）MAR； 1W；ACCMDR；MDRM（MAR）； （3）取数

11、指令LDA X； Ad（IR）MAR； 1R； M（MAR）MDR； MDRACC； 3、转移类指令： （1）无条件转移指令 JMP X：Ad（IR）PC；（2） 条件转移指令 BAN X； 指令地址（累加器结果A0=1）为负：程序按原顺序执行； 累加器结果不为负（A0=0）：A0*Ad（IR）+A0*（PC）PC机器周期：确定机器周期时，通常需要分析机器指令的执行步骤及每一步所需的时间，以最复杂指令功能所需的时间为基准。访存一次存储器的时间即为机器周期。时钟周期：在一个机器周期里可以完成若干个微操作，每个微操作度需要一定的时间，可用时钟信号来控制产生每一个微操作命令。机器周期、时钟周期和节拍

12、的关系：指令周期、机器周期、节拍和时钟周期的关系：7、 总线的基本概念，工作特点，对部件分时共享使用的要求。总线：连接多个部件的信息传输线，是各个部件共享的传输介质。总线上信息的传送有并行和串行两种。总线分为片内总线、系统总线（地址总线、数据总线、控制总线）和通信总线三种。分时和共享是总线的两个基本特性。总线特点：机械特性（尺寸、形状、管脚数及排列顺序） 电气特性（传输方向 和有效的 电平 范围） 功能特性（每根传输线的 功能） 时间特性（信号的 时序 关系） 共享：多个部件连接在同一组总线上，各部件间相互交换的信息可以通过这组总线传送。 分时：同一时刻只能在一对部件之间传送信息，系统中多个部

13、件不能同时传送信息。8、 存储器的基本概念，主要性能指标及相关概念。存储器分类： 按存储介质分类（半导体（易失）、磁表面、磁芯、光盘存储器） 按存取方式分类：存取时间和物理地址无关（随机访问）：随机存储器、只读存储器。 存取时间和物理地址有关（串行访问）：顺序存取、直接存储器。 按计算机中的作用分类：主存（RAM，ROM）、闪存、高速缓冲存储器（Cache）、辅助存储器（磁盘，磁带、光盘）地址线是单向输入的，其位数与芯片容量有关。数据线是双向的，其位数与芯片可读出或写入的数据位有关。数据线的位数与芯片容量也有关。存储器主要性能指标：9、 计算机存储系统分层结构的概念、特征和优点。存储器存储系统

14、层次结构： 缓存-主存层次主要解决CPU和主存速度不匹配的问题，从而提高访存速度。由于缓存的容量小，因此需要不断的将主存的内容调入缓存，使缓存中原来的信息被替换掉。 主存-辅存层次主要解决系统的容量问题。他们之间的数据调动是由硬件和操作系统共同完成的。10、 刷新的基本概念、要求、实质、基本方法。动态RAM要考电容存储电荷的原理来存储信息。电容上的电荷一般只能维持12ms，因此即使电源不掉电，信息也会自动消失。为此，必须在2ms内对其所有存储单元回复一次原状态，这个过程称为再生或刷新。刷新的过程实质上是先将原信息读出，再有刷新放大器形成原信息并重新写入的再生过程刷新是一行行进行的，必须在刷新周

15、期内，有专用的刷新电路来完成对基本单元电路的逐行刷新，才能保证动态RAM内的信息不丢失。刷新的三种方式：集中刷新：集中刷新是在规定的一个刷新周期内，对全部存储单元集中在一段时间逐行进行刷新，此刻必须停止读/写操作。（存在死区（存取周期*行数），死亡时间率（行数/存取周期数*100%）；分散刷新：对每行存储单元的刷新分散到每个存取周期内完成。(无死区，系统速度降低，扩大了存取周期)异步刷新：是以上两种方式的结合，可以缩短“死时间”，又充分利用最大刷新间隔2ms的特点。11、 计算机I/O控制方式，中断方式与DMA方式的特征及异同。控制方式：程序查询方式：由CPU通过程序不断查询I/O设备是否已做

16、好准备，从而控制I/O设备与主机交换信息。程序中断方式、DMA方式。程序中断方式的特征：CPU在I/O设备运行过程中，遇到断点则转向中断服务程序，中断服务程序结束后返回断点处继续执行。不会出现“踏步”现象。DMA方式：I/O设备能直接与主存交换信息，无需调用中断服务程序，因而不占用CPU，提高了CPU的资源利用率。在DMA窃取周期存取周期时，CPU尚能继续作内部操作。12、 接口的基本概念，常用接口的分类方式及应用。接口：两个系统或两个部件之间的交接部分，它既可以是两种设备之间的连接电路哦，也可以是两个软件之间的共同逻辑边界。端口：接口电路中的一些寄存器。（数据，信息，状态）接口的功能和组成：

17、 选址功能、传送命令的功能、传送数据的功能、反映I/O设备工作状态的功能。接口类型：1）按数据传输方式：并行接口和串行接口。 2）按功能选择的灵活性分类：可编程接口（接口功能机操作方式程序可控）和不可编程接口（接口功能机操作方式程序不可控，硬连线逻辑可控）。 3）通用性分类：通用接口和专用接口。 4）数据的传输控制方式：程序型接口和DMA接口。13、 补码加减运算方法及过程。三种机器数的特点和转换方式：三种机器数的最高位均为符号位。符号位和数值部分之间可以用“.”（对于小数）或“，”（对于整数）隔开。【1】当真值为正时，原码、补码和反码的表示形式均相同。即符号位用“0”表示，数值部分与真值相同

18、。例如：真值：18 原码：0,10010 补码：0,10010 反码：0,10010 【2】当真值为负时，原码、补码和反码的表示形式不同，但是其符号位都用“1”表示，而数值部分补码是原码的“求反加1”，反码是原码的“每位求反”。 例如：真值：-18 原码：1,10010 补码：1,01110 反码：1,01101【注意】已知y补,求-y补。y补连同符号位在内的每位取反，末位加1，即可得-y补。【移码】一个真值的移码和补码仅差一个符号位，若将补码的符号位由“0”改为“1”，或从“1”改为“0”，即可得该真值的移码。-18的移码为：0,01110补码加减运算公式可见，无论操作数是正还是负，在做补码

19、加减法时，只需数值部分连同符号位一起相加，符号位产生的进位自然丢掉【例如】14、 溢出的基本概念，以及判定方法。（1） 用一位符号位判断溢出： 对于加法，只有在正数加正数和负数加负数的两种情况下才可能出现溢出，符号不同的两个数相加是不会出现溢出的。 对于减法，只有在正数减负数或者负数减正数两种情况下才可能出现溢出，符号相同的两个数相减是不会溢出的。 所以，不论是作加法还是作减法，只要实际参加操作的两个数（减法时即为被减数和“求补”以后的减数）符号相同，结果又与原操作数的符号不同，即为溢出。 （2）用两位符号位判断溢出： 在用变形补码作加法时，2位符号位要连同数值部分一起参加运算，而且高位符号位

20、产生的进位自动丢失，便可得正确的结果。 变形补码判断溢出的原则是：当2位符号位不同时，表示溢出，否则，无溢出。不论是否发生溢出，高位（第一位）符号位永远代表真正的符号位。根据符号位的正负，判断是否为正负溢出。15、 原码一位乘法的基本方法及计算过程。 0.1101 * 0.1011的具体过程：16、 存储器的字位扩展的概念和方法，存储器设计的基本过程。（1） 位扩展：位扩展是指增加存储字长，例如：2片1K*4位的芯片可以组成1K*8位（1K代表10根地址线，8位代表8根数据线）的存储器。如图：位扩展指的是芯片的除数据线以外的其它线都分别连接在一起，其中的各芯片的数据线分别与CPU的数据线相连接

21、，不重复。 （2）字扩展： 字扩展是指增加存储器字的数量。例如2片1K*8位的存储芯片可组成一个2K*8位（11根地址线，8根数据线）的存储器，即存储字增加了一倍。如图：数据线、地址线和分别都相连，中间隔着一个与非门相连。（3） 字、位扩展：既增加存储字长，又增加存储字数量。例如8片1K*4位的芯片组成4K*8位（12根地址线，8根数据线）的存储器。如图所示： 存储器设计的基本过程：（课本p94 例4.1，P95 例4.2） 1）根据题目的地址范围写出相应的二进制地址码。 2）根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。 3）分配CPU的地址线。 4）片选信号的形成。17、

22、 计算机主频、周期、速度等基本概念，以及相关计算。 主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的工作频率（主频）包括两部分：外频与倍频，两者的乘积就是主频。另外主频 = 1 / 时钟周期； 时钟周期也称为振荡周期，定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。时钟周期 = 1/主频。主频 / MIPS = 每秒运行的时钟周期。18、 Cache的基本概念，工作原理，以及相关计算。1） 由主存地址映射到Cache地址称为地址映射。地址映射方式有直接映射（固定映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上述两种映射的折中）。（p120p122所有例题）2） 工作原理：3）命中与未命中： 缓存共有 C 块，主存共有M块M>>C命中：主存块调入缓存，主存块与缓存块建立了对应关系，并用标记记录与某缓存块建立了对应关系的主存块号。未命中：主存块未调入缓存，主存块与缓存块未建立对应关系。Cache的容量与块长是影响Cache效率的重要因素，通常用“命中率”来衡量Cache的效率。命中率是指CPU要访问的信息已在Ca