数字电路与逻辑设计实验指导书_第1页
数字电路与逻辑设计实验指导书_第2页
数字电路与逻辑设计实验指导书_第3页
数字电路与逻辑设计实验指导书_第4页
数字电路与逻辑设计实验指导书_第5页
已阅读5页,还剩5页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验1一、实脸目的一、实脸目的1. 掌握计数器 74LS162 的功能。 2. 掌握计数器的级联方法。 3. 熟悉任意模计数器的构成方法。 4. 熟悉数码管的使用。数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验2二、实验说明二、实验说明 计数器器件是应用较广的器件之一。它有很多型号,计数器器件是应用较广的器件之一。它有很多型号,各自完成不同的功能,供使用中根据不同的需要选用。本各自完成不同的功能,供使用中根据不

2、同的需要选用。本实验选用实验选用74LS16274LS162做实验用器件。做实验用器件。74LS16274LS162引脚图见附录。引脚图见附录。 74LS16274LS162是十进制是十进制 BCD BCD 同步计数器。同步计数器。ClockClock是时钟输入端,是时钟输入端,上升沿触发计数触发器翻转。允许端上升沿触发计数触发器翻转。允许端P P和和T T都为高电平时允都为高电平时允许计数,允许端许计数,允许端T T为低时禁止为低时禁止 CarryCarry产生。同步预置端产生。同步预置端LoadLoad加低电平时,在下一个时钟的上升沿将计数器置为预加低电平时,在下一个时钟的上升沿将计数器置

3、为预置数据端的值。清除端置数据端的值。清除端ClearClear为同步清除,低电平有效,为同步清除,低电平有效,在下一个时钟的上升沿将计数器复位为在下一个时钟的上升沿将计数器复位为0 0。74LS162 74LS162 的进的进位位位位CarryCarry在计数值等于在计数值等于9 9时,进位位时,进位位 CarryCarry为高,脉宽是为高,脉宽是1 1个时钟周期,可用于级联。个时钟周期,可用于级联。数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验3 1. 用复位法获得任意进制计数器 假定已有N进制计数器,而需要得到一个M

4、进制计数器时,只要MN,用复位法使计数器计数到M时置“0”,即获得M进制计数器。2. 2. 利用预置功能得到利用预置功能得到M M进制计数器进制计数器数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验4三、实验所用器件和仪器三、实验所用器件和仪器 1. 同步 4 位 BCD 计数器 74LS162 2片2. 二输入四与非门 74LS00 1片3. 示波器 1台数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验5四、实验内容四、实验内容 l. 用 1 片 74L

5、S162 和l片74LS00 采用复位法构成一个模 7 计数器。(1)自行设计电路,画出电路图。(2)用单脉冲做计数时钟,观测计数状态,并记录,写出状态转移表。(3)用1 MHz连续脉冲做计数时钟,观测并记录 QD、QC、 QB、QA的波形。数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验62. 用 1 片 74LS162 和l片74LS00 采用置位法构成一个模 7 计数器。(1)自行设计电路,画出电路图。 (2)用单脉冲做计数时钟,观测计教状态,并记录,写出状态转移表。 (3)用1 MHz连续脉冲做计数时钟,观测并记录

6、QD、QC、 QB、QA的波形。数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验73. 用两片 74LS162 和l片74LS00 构成一个模 60 计数器。 自行设计电路,画出电路图。2片74LSl62 的 QD、QC、 QB、QA分别接两个数码管的D、B、C、A 。用单脉冲做计数时钟,观测数码管数字的变化,记录计数周期,检验设计和接线是否正确。4. 用两片 74LS162 和l片74LS00 构成一个模 24 计数器。数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字

7、电路实验路实验8五、参考实验方案五、参考实验方案 1. 采用复位法构成一个模 7 计数器,接线图如图9.1。 图图9.1 复位法七进制计数器复位法七进制计数器 图图9.2 置位法七进制计数器置位法七进制计数器2. 采用置位法构成一个模采用置位法构成一个模 7 计数器,接线图如图计数器,接线图如图9.2。数字电路与逻辑设计实验数字电路与逻辑设计实验指导书指导书实验九实验九 计数器的设计计数器的设计数字电数字电路实验路实验9六、实验预习要求六、实验预习要求1. 复习有关计数器部分内容。 2. 绘出各实验内容的详细线路图。 3. 拟出各实验内容所需的测试记录表格。4. 查手册,熟悉实验所用各集成块的引脚排列图。数字电路与逻辑设计实验数字电路与逻辑设计实

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论