第七章全定制设计模式ok

1、EE141VLSI集成电路和系统设计第七章第七章 全定制设计模式全定制设计模式EE141VLSI集成电路和系统设计 1 全定制电路的结构化设计特征 结构化设计是由结构化设计是由Mead和和Conway首先提出首先提出来的，其目的是让设计者能够直接参加芯来的，其目的是让设计者能够直接参加芯片设计以实现高性能系统。在结构化设计片设计以实现高性能系统。在结构化设计中采用以下几方面的技术。中采用以下几方面的技术。EE141VLSI集成电路和系统设计一、层次性：q原因：由于系统规模很大，设计复杂性很原因：由于系统规模很大，设计复杂性很高，层次式设计可以降低设计复杂性。高，层次式设计可以降低设计复杂性。q

2、层次式设计分类：层次式设计分类： 自底向上（自底向上（bottom-up) 自顶向下自顶向下 (top-down) 两者结合两者结合q层次式设计方法：系统划分与布图规划层次式设计方法：系统划分与布图规划EE141VLSI集成电路和系统设计q系统划分：在功能设计与寄存器级设计完成系统划分：在功能设计与寄存器级设计完成后，将模块划分成合适的单元组合，然后分后，将模块划分成合适的单元组合，然后分别对单元电路进行逻辑级、电路级乃至版图别对单元电路进行逻辑级、电路级乃至版图级的设计。划分的关键是评价函数的确定。级的设计。划分的关键是评价函数的确定。q布图规划：与全定制设计功能级并行的工作布图规划：与全定

3、制设计功能级并行的工作是芯片面积的规划，称为布图规划，其目的是芯片面积的规划，称为布图规划，其目的是为每个模块确定一个布图面积的大小及在是为每个模块确定一个布图面积的大小及在芯片上的相对位置。在布图规划中，只是在芯片上的相对位置。在布图规划中，只是在较高层次上完成了对软模块的形状和大小的较高层次上完成了对软模块的形状和大小的估计，以及它们的引线端的分配。估计，以及它们的引线端的分配。 EE141VLSI集成电路和系统设计二、模块性q模块有明确定义的物理接口：模块名称、功模块有明确定义的物理接口：模块名称、功能、层类、尺寸与外部互连端点的数目，名能、层类、尺寸与外部互连端点的数目，名称及位置等。

4、称及位置等。q模块性有助于设计人员明确问题并做出文件模块性有助于设计人员明确问题并做出文件接口。每个人只设计芯片的一部分接口。每个人只设计芯片的一部分。EE141VLSI集成电路和系统设计三、规则性q规则化：是指模块内部可以随功能不同而不规则化：是指模块内部可以随功能不同而不同，但模块间的接口如电源、地线、时钟线、同，但模块间的接口如电源、地线、时钟线、总线等是公共的。总线等是公共的。q方法及优点：采用单元重复的方法是结构化方法及优点：采用单元重复的方法是结构化设计的一种好方法，这样既简化设计，又减设计的一种好方法，这样既简化设计，又减少错误，同时使结构规则化。少错误，同时使结构规则化。q规则

5、化的层次：规则化可以在设计层次的所规则化的层次：规则化可以在设计层次的所有级别上存在。有级别上存在。EE141VLSI集成电路和系统设计四、局部性 通过对模块接口的很好定义，可以有效通过对模块接口的很好定义，可以有效地使该模块的内容变得对任何外部接口地使该模块的内容变得对任何外部接口不再重要，可以将每个模块看作一个黑不再重要，可以将每个模块看作一个黑盒子。设计时不关心模块内部的情况，盒子。设计时不关心模块内部的情况，这样减少了模块表现的复杂性。这样减少了模块表现的复杂性。EE141VLSI集成电路和系统设计五、手工参与 q全定制设计中往往需要手工参与：由于全定制设计中往往需要手工参与：由于设计

6、系统的复杂性、结构灵活性、性能设计系统的复杂性、结构灵活性、性能的约束性。的约束性。q手工参与设计的实质是在各个设计层次手工参与设计的实质是在各个设计层次上，人工干预和协调各种上，人工干预和协调各种EDA工具的应工具的应用，目的是取得设计的最高效率和最好用，目的是取得设计的最高效率和最好结果。结果。EE141VLSI集成电路和系统设计 全定制设计流程设计说明功能设计单元版图设计与验证寄存器传输级设计寄存器模块的逻辑设逻辑单元的电路设计芯片版图验证芯片版图设计布图规划设计规则电学参数功能设计要求掩膜版数据输出测试图形生成测试数据输出EE141VLSI集成电路和系统设计2 几种全定制设计方法 基于

7、几何图形的交互版图编辑基于几何图形的交互版图编辑符号法符号法积木块自动布图积木块自动布图EE141VLSI集成电路和系统设计一、交互图形编辑：交互图形编辑方法是一种人工设计方法：交互图形编辑方法是一种人工设计方法：q绘图、显示、插入、移动、删除、复制、绘图、显示、插入、移动、删除、复制、拉伸等命令。拉伸等命令。q联机的的设计规则检查功能。联机的的设计规则检查功能。q开窗、缩放、窗口移动。开窗、缩放、窗口移动。q设计性能高、版图质量高、效率低，设设计性能高、版图质量高、效率低，设计周期长。计周期长。EE141VLSI集成电路和系统设计 1、交互图形编辑产品q Cadence、Mentor等都有功

8、能完善、性等都有功能完善、性能良好的编辑工具。能良好的编辑工具。q 我国自行开发的我国自行开发的PANDA系统也包括有系统也包括有一个交互图形编辑工具。除了工作站版一个交互图形编辑工具。除了工作站版本外，有些公司还专门提供微机上的版本外，有些公司还专门提供微机上的版本。本。qTanner公司的公司的L-Edit是一个广泛使用的是一个广泛使用的微机上的交互图形编辑器。微机上的交互图形编辑器。EE141VLSI集成电路和系统设计 2、设计检查 q由于手工设计方法不可避免地会产生错由于手工设计方法不可避免地会产生错误。因此，必须在版图编辑后进行版图误。因此，必须在版图编辑后进行版图验证。验证。q版图

9、验证包括：设计规则检查、电学规版图验证包括：设计规则检查、电学规则检查、版图与原理图对照检查以及电则检查、版图与原理图对照检查以及电路网表提取，版图寄生参数提取和后模路网表提取，版图寄生参数提取和后模拟。拟。EE141VLSI集成电路和系统设计 3、设计检查工具 CAD公司在提供交互图形编辑软件的同公司在提供交互图形编辑软件的同时，也提供版图验证软件。时，也提供版图验证软件。Cadence的的Dracula就是一个十分著名的版图验证软就是一个十分著名的版图验证软件。一个性能良好的版图验证软件可以件。一个性能良好的版图验证软件可以将设计错误消灭在芯片制造之前，确保将设计错误消灭在芯片制造之前，确

10、保芯片的正确性和一定的成品率。芯片的正确性和一定的成品率。EE141VLSI集成电路和系统设计 二、符号法版图设计方法 符号法版图设计方法（符号法版图设计方法（symbolic layout approach）是一种半自动设计方法：）是一种半自动设计方法：（1）使用晶体管、通孔和连线的符号进行）使用晶体管、通孔和连线的符号进行输入和编辑并产生一个拓扑版图。输入和编辑并产生一个拓扑版图。（2）根据给定的设计规则将拓扑版图转换）根据给定的设计规则将拓扑版图转换成物理版图。成物理版图。（3）版图压缩，以优化版图面积。）版图压缩，以优化版图面积。EE141VLSI集成电路和系统设计 1、符号法版图设计

11、的特点 符号法版图设计方法保持了交互图形编符号法版图设计方法保持了交互图形编辑方法所具有的较高布图密度和灵活性辑方法所具有的较高布图密度和灵活性的优点，且由于设计规则是由符号法版的优点，且由于设计规则是由符号法版图编辑器维持的，用户在操作时不需要图编辑器维持的，用户在操作时不需要考虑，因而大大降低了设计工作量。考虑，因而大大降低了设计工作量。EE141VLSI集成电路和系统设计 2、符号法版图设计产品q Magic是一个著名的符号法版图编辑器，是一个著名的符号法版图编辑器，它是由美国加州大学它是由美国加州大学Berkeley分校开发分校开发的。有些实用系统把符号法和交互图形的。有些实用系统把符

12、号法和交互图形编辑集成在一个系统中。编辑集成在一个系统中。q我国我国PNADA系统中，用户可以用几何图系统中，用户可以用几何图形，也可以用器件符号进行版图编辑。形，也可以用器件符号进行版图编辑。EE141VLSI集成电路和系统设计三、积木块自动设计 积木块自动布图（积木块自动布图（Building Block Layout）又称为任意形状单元布图，简称作又称为任意形状单元布图，简称作BBL。它是基于单元库的一种最为灵活的设计方它是基于单元库的一种最为灵活的设计方式。限于实现的困难，大部分的式。限于实现的困难，大部分的BBL模式模式单元版图都为矩形，它们可被安置在芯片单元版图都为矩形，它们可被安

13、置在芯片的任何位置上。的任何位置上。 EE141VLSI集成电路和系统设计 积木块自动布图 ROM/RAMA/DPLAI/O转换数据通路压焊块第一层金属第二层金属通孔随机逻辑EE141VLSI集成电路和系统设计1、BBL布图分类q有通道：有通道：BBLBBL模式下的布线区域比较复杂，模式下的布线区域比较复杂，未被模块占用的芯片空间为布线区。通未被模块占用的芯片空间为布线区。通常要先把它们划分成矩形的通道区，然常要先把它们划分成矩形的通道区，然后再按一定次序逐个进行布线，此时模后再按一定次序逐个进行布线，此时模块上面不能走线。块上面不能走线。q无通道：随着多层布线工艺的出现，模无通道：随着多层布

14、线工艺的出现，模块上允许有三层以上的走线，出现了块上允许有三层以上的走线，出现了“跨单元布线跨单元布线”（Over the Cell Over the Cell RoutingRouting）技术。它使得布线区域大大减）技术。它使得布线区域大大减小。小。EE141VLSI集成电路和系统设计 2、BBL设计模型实例EE141VLSI集成电路和系统设计 3、BBL布图设计特点 q优点：布图密度高、布图灵活、设计性优点：布图密度高、布图灵活、设计性能高，它是一种很理想的设计方法。能高，它是一种很理想的设计方法。q难点：难点：BBL的布图算法和布图系统较其的布图算法和布图系统较其它设计方法复杂，目前还

15、没有一个很成它设计方法复杂，目前还没有一个很成功的实用系统。但是，目前从功的实用系统。但是，目前从SOC设计设计的需要出发，必须要研究这种基于各种的需要出发，必须要研究这种基于各种IP模块的设计方法。模块的设计方法。EE141VLSI集成电路和系统设计 4、BBL自动设计工具 q Cadence推出过一个叫推出过一个叫SYMBED的的BBL系统。系统。q美国加州大学美国加州大学Berkeley分校的分校的BEAR系统系统是一个著名的是一个著名的BBL系统。它在算法、数系统。它在算法、数据结构和系统构思方面都有很多创新。据结构和系统构思方面都有很多创新。q我国的我国的PANDA系统中的系统中的F

16、RACT系统是系统是一个一个BBL设计工具，它是在设计工具，它是在BEAR的基的基础上改进而成的。础上改进而成的。EE141VLSI集成电路和系统设计 5、BBL布图方法的改进 q目前可以有非矩形的模块，如目前可以有非矩形的模块，如L型、型、T型型的形状。的形状。q问题的表示方法、布图规划、布局、布问题的表示方法、布图规划、布局、布线算法的研究也在不断进行。线算法的研究也在不断进行。q考虑延迟、功耗、噪声串扰等约束以及考虑延迟、功耗、噪声串扰等约束以及将布局与布线同时考虑的算法等。将布局与布线同时考虑的算法等。EE141VLSI集成电路和系统设计 6、BBL自动设计的算法复杂性 由于由于VLS

17、I电路的规模和复杂性，一次设计电路的规模和复杂性，一次设计成功的难度太大，通常：成功的难度太大，通常：q布局的复杂性在布局的复杂性在O（n2）到）到O（n4）之间）之间q布线在布线在O（n logn）到）到O（n2）之间当）之间当n（问（问题的规模）很大时，计算时间会相当长。题的规模）很大时，计算时间会相当长。 EE141VLSI集成电路和系统设计 7、采用分级设计策略可有效地降低复杂性 以布局为列，若原来复杂性为以布局为列，若原来复杂性为S=O(n2)，分级后，分级后先对模块内进行布局，然后对整个芯片进行布局，先对模块内进行布局，然后对整个芯片进行布局，则总的复杂性为：则总的复杂性为： 两者

18、工作量之比为：两者工作量之比为： 由于由于mn，所以其工作量大约是原来的，所以其工作量大约是原来的1/m。分。分级设计会损失掉一些布图变量。级设计会损失掉一些布图变量。)/()/(2222cmmnOcmmnmOS2)/(/1/ nmCmSSEE141VLSI集成电路和系统设计 8、八十年代中的BBL问题q典型系统是典型系统是BEAR - 采用模板枚举匹配和启发式算法采用模板枚举匹配和启发式算法 - 限于复杂性只能枚举限于复杂性只能枚举4个模块个模块q首次提出用解析法求解布局问题首次提出用解析法求解布局问题 q边勾链数据结构和另一种解析法（势能函数）边勾链数据结构和另一种解析法（势能函数）qFR

19、ACT - 基于基于BEAR的的BBL系统系统q布图表示成为关键布图表示成为关键EE141VLSI集成电路和系统设计 9、各种不同模型的比较q计算复杂性 binary tree SP BSG O-tree CBL O(n) O(n2) O(n2) O(n)* O(n)q搜索空间 binary tree SP BSG O-tree CBL O(n!2) C(n2,n) O(n!22n-2/n1.5) O(n!23n-7)q存储量 (bits) binary tree SP BSG O-tree CBL n(6+lgn) 2nlgn n(n-1+lgn) n(2+lgn) n(3+lgn) EE1

20、41VLSI集成电路和系统设计10、新一代的BBL问题q九十年代中针对甚大规模和分级设计的需要提九十年代中针对甚大规模和分级设计的需要提出，希望优化时延、面积、噪声和功耗。出，希望优化时延、面积、噪声和功耗。q考虑考虑插入缓冲单元的互连规划的布局。插入缓冲单元的互连规划的布局。q满足多种约束：芯片宽长比、多边形模块、多满足多种约束：芯片宽长比、多边形模块、多边形芯片外框、固定方位模块、固定位置模块、边形芯片外框、固定方位模块、固定位置模块、固定障碍等。固定障碍等。q可应用于晶体管级的布局问题（另加约束）可应用于晶体管级的布局问题（另加约束）q多采用随机优化方法：模拟退火、遗传进化等多采用随机优

21、化方法：模拟退火、遗传进化等q可分为可分为Slicing和和Non-slicing两大类两大类EE141VLSI集成电路和系统设计 11、Slicing 结构 和 Non-Slicing 结构qSlicing 结构结构q 数据表示容易数据表示容易q 通道定义方便通道定义方便q计算复杂性较低计算复杂性较低qNon-Slicing 结构结构q布图密度更高布图密度更高 q处理特殊问题较处理特殊问题较方便方便q日益受到重视日益受到重视EE141VLSI集成电路和系统设计12、基于阶梯网格结构的布局算法 ami33布局结果 test3布局结果EE141VLSI集成电路和系统设计 13、考虑面积、线长和宽

22、高比目标的BBL布局算法EE141VLSI集成电路和系统设计 14、带有软模块的布图规划算法不同宽长比目标下的布图规划效果图EE141VLSI集成电路和系统设计 15、带预置模块和多边形区域上的布图规划带预置模块的布图规划多边形区域上的布图规划EE141VLSI集成电路和系统设计 16、含多边形模块的布局EE141VLSI集成电路和系统设计 17、同时进行布局和总体布线算法EE141VLSI集成电路和系统设计3 不同设计方法比较 q 设计方法的选择与芯片性能要求、产品上设计方法的选择与芯片性能要求、产品上市时间以及产品产量有关。市时间以及产品产量有关。q 用户可以根据自己对产品性能、批量大小用

23、户可以根据自己对产品性能、批量大小和上市时间的要求，选择相应的设计方法。和上市时间的要求，选择相应的设计方法。 表表1设计模式在版图结构上的差别。设计模式在版图结构上的差别。 表表2设计模式芯片面积、性能及制造方法上设计模式芯片面积、性能及制造方法上的不同。的不同。EE141VLSI集成电路和系统设计表表一一 各各种种设设计计模模式式的的版版图图结结构构 设设计计模模式式全全定定制制标标准准单单元元门门阵阵列列FPGA单单元元外外形形可可变变固固定定高高度度不不变变不不变变单单元元类类型型可可变变可可变变固固定定可可编编程程单单元元布布局局可可变变按按行行固固定定固固定定连连 线线可可变变可可

24、变变可可变变可可编编程程EE141VLSI集成电路和系统设计表表二二 不不同同的的设设计计模模式式的的芯芯片片面面积积、性性能能和和掩掩膜膜制制作作方方式式设设计计模模式式全全定定制制标标准准单单元元门门阵阵列列FPGA芯芯片片面面积积小小较较小小中中等等大大芯芯片片性性能能高高较较高高中中等等低低制制作作掩掩膜膜全全部部全全部部金金属属连连线线及及孔孔不不需需要要EE141VLSI集成电路和系统设计一、定制电路的设计一、定制电路的设计 定制电路是指一些通用电路的设计，由定制电路是指一些通用电路的设计，由半导体生产厂家按标准规格生产出来的半导体生产厂家按标准规格生产出来的一系列电路：如一系列电

25、路：如ROM、EPROM、EEPROM、PLA、PLD及及FPGA等等。等等。这些芯片已经制好，只需将信息写入即这些芯片已经制好，只需将信息写入即可工作。可工作。EE141VLSI集成电路和系统设计 二、定制电路的种类 这种电路的特点是结构非常规则，对于这这种电路的特点是结构非常规则，对于这类通用电路的设计，通常有以下的方法：类通用电路的设计，通常有以下的方法：1.面向规则的面向规则的ROM集成电路版图设计语言集成电路版图设计语言编译。编译。2.面向随机的组合逻辑面向随机的组合逻辑PLA、PLD方法。方法。3.面向总线结构的栅陈列（面向总线结构的栅陈列（gate matrix）方法。方法。EE141VLSI集成电路和系统设计 三、设计模式的选择q大批量的产品，如微处理器，存储器等大批量的产品，如微处理器，存储器等宜采用全定制设计方法。宜采