0112MC68HC908MR32(汉化)

1、列表中的章节 Chapter 1 General Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17第1章 一般描述。.17。 第Chapter 2 Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .252章 记忆。.25。 第Chapter

2、 3 Analog-to-Digital Converter (ADC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .453章 模拟数字转换器（ADC）。.45。 第Chapter 4 Clock Generator Module (CGM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .574章 时钟发生器模块（CGM）。.57。 第Chapter 5 Configuration Registe

3、r (CONFIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .735章 配置寄存器（配置）。.73。 Chapter 6 Computer Operating Properly (COP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75第6章 计算机操作（缔约方会议）。.75。 Chapter 7 Central Processor Unit (CPU). . . . . . . . . . . . .

4、. . . . . . . . . . . . . . . . . . . . . . . . . . .79第7章 中央处理器单元（中央处理器）。.79。 第Chapter 8 External Interrupt (IRQ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .918章 外部中断（IRQ）。.91。 第Chapter 9 Low-Voltage Inhibit (LVI). . . . . . . . . . . . . . . . . . . . .

5、 . . . . . . . . . . . . . . . . . . . . . . .979章 低电压抑制（LVI）。.97。 Chapter 10 Input/Output (I/O) Ports (PORTS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101第10章 输入/输出（输入/输出）端口（端口）。.101。 第Chapter 11 Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6、 . . . . . . . . . . . . . . .11311章 上电复位（POR）。.113。 第Chapter 12 Pulse-Width Modulator for Motor Control (PWMMC) . . . . . . . . . . . . . . . . . . .11512章 脉冲宽度调制器电机控制（PWMMC）。.115。 Chapter 13 Serial Communications Interface Module (SCI) . . . . . . . . . . . . . . . . . . . . . . .157第13章 串行通信接口模块（

7、科学）。.157。 第Chapter 14 System Integration Module (SIM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18114章 系统集成模块（模拟）。.181。 第Chapter 15 Serial Peripheral Interface Module (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19515章 串行外设接口模块（SPI）。.195。 第Chapter 16 Timer

8、 Interface A (TIMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21516章 定时器接口一个（人）。.215。 第Chapter 17 Timer Interface B (TIMB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23517章 定时器接口B（TIMB）。.235。 第Chapter 18 Development Sup

9、port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25118章 发展支持。.251。 Chapter 19 Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .265第19 章电气规格。.265。 Chapter 20 Ordering Information and Mechanical Spec

10、ifications . . . . . . . . . . . . . . . . . .275第20章 订购信息和机械规格。.275。 Appendix A MC68HC908MR16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279附录一mc68hc908mr16。.279。 =第1章概述1.1简介该MC68HC908MR32是低成本，8位高性能M68HC08系列中的一员微控制器单元（MCU）。该系列的所有MCU均采用增强型M68HC08中央处理器

11、（CPU08），并提供多种模块，内存大小和类型，以及封装类型。与显示的异常的本文档中的信息适用于MC68HC908MR16附录A MC68HC908MR16。1.2特点其特点包括：高性能M68HC08架构与M6805，M146805和M68HC05系列完全向上兼容的目标代码8 MHz内部总线频率片上闪存FLASH程序存储器的在线编程功能：MC68HC908MR32 - 32千字节MC68HC908MR16 - 16千字节片上固件编程与主个人电脑使用FLASH数据安全（1）768字节片上随机存取存储器（RAM）12位，6通道中心对齐或边沿对齐脉宽调制器（PWMMC）串行外设接口模块（SPI）串行

12、通信接口模块（SCI）16位，4通道定时器接口模块（TIMA）16位，2通道定时器接口模块（TIMB）时钟发生器模块（CGM）低电压抑制（LVI）模块可通过软件选择触发点10位，10通道模拟 - 数字转换器（ADC）系统保护功能：- 选用电脑运行正常（COP）复位- 具有可选的复位低电压检测- 非法操作码，地址检测可选的复位- 故障检测与可选PWM禁用1.没有安全功能是绝对安全的。但是，飞思卡尔的策略是使读数或复制FLASH困难未经授权的用户。概述MC68HC908MR32MC68HC908MR16数据手册，Rev. 6.118飞思卡尔半导体可用的软件包：- 64引脚塑料四方扁平封装（QFP）

13、- 在56-pin收缩双列直插封装（SDIP）低功耗设计，与等待模式完全静态主复位引脚（RST）和上电复位（POR）停止模式作为一个选项中断模块（BRK）支持设置在电路模拟器（ICS）单断点在CPU08特点包括：增强的M68HC05的编程模型广泛的闭环控制功能16寻址模式（八个比M68HC05）16位索引寄存器和堆栈指针内存到内存的数据传输快速8×8乘法指令快速16/8除法指令二进制编码的十进制（BCD）的说明优化控制应用C语言的支持1.3 MCU框图如图1-1所示MC68HC908MR32的结构。1.4引脚分配 图1-2显示了64引脚QFN封装引脚分配和图1-3显示了56针针SDI

14、P分配。1.4.1电源引脚（VDD和VSS）VDD和VSS是电源和接地引脚。该MCU采用单电源供电。在MCU引脚快速信号跳变放置在电源高，持续时间短的电流需求。至防止噪音问题，特别注意在MCU为图1-4提供电源旁路显示。放置C1旁路电容器靠近MCU越好。使用高频率响应陶瓷电容器C1中。 C2是用于使用可选的大电流旁路电容器中的应用程序要求端口引脚源大电流的水平。1.4.2振荡器引脚（OSC1和OSC2）OSC1和OSC2引脚是片上振荡器电路的连接。如需更详细的信息，请参阅第4章时钟发生器模块（CGM）。1.4.3外部复位引脚（RST）RST引脚上的逻辑0强制MCU进入一个已知的启动状态。 RS

15、T是双向的，从而允许一个复位整个系统的。当任何内部复位源被断言它被拉低。请参见第14章系统集成模块（SIM）。1.4.4外部中断引脚（IRQ）IRQ是一个异步外部中断引脚。参见第8章外部中断（IRQ）。1.4.5 CGM电源引脚（VDDA和VSSAD）VDDA和VSSAD是时钟发生器模块（CGM）的模拟部分的电源引脚。这些管脚的去耦应为每数字电源。参见第4章时钟发生器模块（CGM）。1.4.6外部滤波电容引脚（CGMXFC）CGMXFC对于CGM外部滤波电容连接。见第4章时钟发生器模块（CGM）。1.4.7电源引脚（VDDAD和VSSAD）VDDAD和VSSAD是模拟 - 数字转换器的电源引脚

16、。这些引脚解耦应为每数字电源。参见第3章模拟数字转换器（ADC）。1.4.8 ADC电压去耦电容引脚（VREFH）VREFH是设定基准电压的电源。在VREFH引脚连接到相同的电压潜力VDDAD。参见第3章模拟数字转换器（ADC）。1.4.9 ADC参考电压低引脚（VREFL）VREFL是ADC下基准供应。在VREFL引脚连接到相同电压VSSAD。参见第3章模拟数字转换器（ADC）。1.4.10端口A输入/输出（I / O）引脚（PTA7-PTA0）PTA7-PTA0是通用双向输入/输出（I / O）端口引脚。参见第10章输入/输出（I / O）端口（端口）。1.4.11端口B的I / O引脚（

17、PTB7 / ATD7-PTB0 / ATD0）端口B是共享所有八个引脚与模拟 - 数字转换器（ADC）的8位的特殊功能端口。参见第3章模拟数字转换器（ADC）和第10章输入/输出（I / O）端口（端口）。1.4.12端口C I / O引脚（PTC6-PTC2和PTC1 / ATD9-PTC0 / ATD8）PTC6-PTC2是通用双向I / O端口引脚第10章输入/输出（I / O）端口（PORTS）。 PTC1 / ATD9-PTC0 / ATD8是与共享的特殊功能的端口引脚模拟 - 数字转换器（ADC）。参见第3章模拟数字转换器（ADC）和第10章输入/输出（I / O）端口（端口）。

18、1.4.13端口D仅输入引脚（PTD6 / IS3-PTD4 / IS1和PTD3 / FAULT4-PTD0 / FAULT1）PTD6 / IS3-PTD4 / IS1特殊功能仅输入端口引脚也作为电流检测引脚脉宽调制器模块（PWMMC）。 PTD3 / FAULT4-PTD0 / FAULT1有特殊功能的端口引脚，也可作为故障引脚为PWMMC。参见第12章脉宽调制器电机控制（PWMMC）和第10章输入/输出（I / O）端口（端口）。1.4.14 PWM引脚（PWM6，PWM1）PWM6-PWM1是用于脉宽调制器模块（PWMMC）的输出专用引脚。这些都是高电流吸收引脚。参见第12章脉宽调制

19、器用于电机控制（PWMMC）和第19章电气规格。1.4.15 PWM接地引脚（PWMGND）PWMGND是用于脉宽调制器模块（PWMMC）接地引脚。这种专用的接地引脚用作地面为六高电流PWM引脚。参见第12章脉宽调制器电机控制（PWMMC）。1.4.16端口E的I / O引脚（PTE7/ TCH3A-PTE3/ TCLKA和PTE2/ TCH1B-PTE0/ TCLKB）端口E是与两个定时器接口模块共享其引脚8位特殊功能端口（TIMA和烟草业营销委员会）。请参见第16章定时器接口A（TIMA），第17章定时器接口B（TIMB），以及第10章输入/输出（I / O）端口（端口）。1.4.17 F

20、端口I / O引脚（PTF5/ TXD-PTF4/ RxD和PTF3/ MISO-PTF0/ SPSCK）端口F是共享它的两个引脚与串行通信接口6位特殊功能端口模块（SCI）和其引脚与串行外设接口模块（SPI）四类。参见第15章串口外设接口模块（SPI），第13章串行通信接口模块（SCI），和第10章输入/输出（I / O）端口（端口）。+第12章脉宽调制器用于电机控制（PWMMC）12.1简介本节介绍了电机控制（PWMMC，版本A）脉冲宽度调制器。该PWM模块可以产生三个PWM互补对或六个独立的PWM信号。这些的PWM信号可以是中心对齐或边沿对齐。 PWM模块的框图所示图12-2。A12位定

21、时器PWM计数器是共同的所有六个通道。 PWM分辨率为一个时钟周期边沿对齐操作和用于中心对齐操作两个时钟周期。时钟周期是依赖对内部工作频率（FOP）和可编程分频器。为最高分辨率边沿对齐的操作是125纳秒（FOP = 8兆赫）。为中心对齐操作，最高分辨率为250纳秒（FOP = 8兆赫）。当产生互补的PWM信号，该模块还具有自动插入死区时间为PWM输出对和基于感应电机相电流的PWM数据的透明来回切换极性。PWM寄存器的总结如图12-3所示。12.2特点在PWMMC的特性包括：三个PWM互补对或六个独立的PWM信号边沿对齐的PWM信号或中心对齐的PWM信号PWM信号极性控制在PWM引脚20 mA电

22、流吸收能力通过软件手动的PWM输出控制可编程故障保护互补模式具有以下特点： - 插入死区时间 - 通过电流检测或可编程软件独立位顶部/底部的脉冲宽度校正脉宽调制器用于电机控制（PWMMC）MC68HC908MR32MC68HC908MR16数据手册，Rev.6.1120飞思卡尔半导体12.3时基本节提供了时间基准的讨论。12.3.1解决方案 在中心对齐模式下，12位向上/向下计数器被用来创建PWM周期。因此，PWM在中心对齐模式的分辨率是两个时钟（最高分辨率为250纳秒 FOP= 8兆赫），如图图12-4。向上/向下计数器使用的值中的定时器模寄存器，以确定其最大计数。 PWM周期将等于：（定时

23、器模量）×（PWM时钟周期）×2。 对于边沿对齐模式，一个12位唯一的向上计数器被用来创建PWM周期。因此，PWM在边沿对齐模式下分辨率为如在一个时钟（最高分辨率is125 NS FOP= 8兆赫）图12-5。再次，定时器模寄存器用于确定的最大计数。 PWM周期将等于：（定时器模量）×（PWM时钟周期） 中心对齐操作与边沿对齐的操作是由选择的EDGE确定。见5.2功能说明。脉宽调制器用于电机控制（PWMMC）MC68HC908MR32MC68HC908MR16数据手册，Rev.6.1122飞思卡尔半导体12.3.2预分频器要允许更低的PWM频率，预分频器提供将由划

24、分PWM时钟频率1，2，4，8表12-1显示了如何在PWM控制寄存器2设置预分频位影响PWM时钟频率。这个分频被缓冲并不会由PWM发生器被使用，直到LDOK位置和一个新的PWM重载周期开始。12.4 PWM发生器 脉冲宽度调制器（PWM）发生器在本小节中讨论。12.4.1负载运行 为了避免错误的脉冲宽度和PWM周期，模量，预分频器和PWM值寄存器缓冲。新的PWM值，计数器模值，预分频器可以被加载其缓冲器到PWM模块的每一个，两个，四个，或八个个PWM周期。 LDFQ1和LDFQ0在PWM控制寄存器2被用来控制这个重载频率，如表12-2。当发生重装周期到达时，无论是否发生了实际的重载（如由LDO

25、K位确定），PWM重载在PWM控制寄存器1标志位将被设置。如果在PWM控制寄存器1的PWMINT位被设置，一个CPU当PWMF设置将产生中断请求。软件可以使用该中断来计算新在PWM模块的实时PWM参数。 为便于软件的LDFQx位被缓冲。当LDFQx位被改变，重装频率也不会改变，直到前面的重载周期结束。见图12-6。注意 当读取LDFQx位，值是缓冲的值（例如，不一定值被采取行动）。 PWMINT使得如图12-7 CPU中断请求。当此位被设置，CPU中断当PWMF位被置生成请求。当PWMINT位清零，PWM中断请求被禁止。 PWM重载仍然会出现在重装率，但没有中断请求将产生。为了防止PWM参数局

26、部重载的发生，而软件仍在计算它们，从软件控制互锁位被提供。这个位通知PWM模块，所有的PWM参数已经被计算，它是“好”，以使用它们。一个新的模量，预分频器，和/或PWM直到在PWM控制中的LDOK位寄存器1设置值不能被装入PWM模块。 什么时候该LDOK位被设置，这些新的值被加载到第二组寄存器和由PWM使用在下一个PWM重载周期开始发生器，如图12-8，图12-9，图12-10和图12-11。这些值被加载后，LDOK位清零。注意当PWM模块使能（通过PWMEN位），会发生负载如果LDOK位被设置。即使没有设置，会发生若中断PWMINT位被设置。为了防止这种情况，软件应清除PWMINT使能PWM

27、模块前位。12.4.2 PWM数据溢出和下溢条件 PWM值寄存器是16位寄存器。虽然计数器只有12位，用户可以写一个16位有符号值的PWM值寄存器。如图12-4和图12-5中，如果PWM值小于或等于零时，PWM将为无效的整个期间。相反，如果PWM值大于或等于定时器模量时，PWM将被激活的整个期间。请参阅表12-3。注意术语“主动”和“不活动”指的是断言和否定状态PWM信号的，不应与高阻抗混淆PWM引脚的状态。12.5输出控制本小节讨论输出控制。12.5.1选择六个独立的PWM或三个PWM互补对PWM输出可配置为六个独立的PWM通道，三通道互补对。选项INDEP决定哪种模式时（见5.2功能描述）

28、。 如果互补操作选择，PWM引脚配对，如图12-12。操作一对，然后由一个PWM值寄存器决定。这种类型的操作是为在马达使用驱动电路，例如一个如图12-13。当使用互补操作，提供了两个附加的特性：插入死区时间独立顶部/底部脉宽校正以校正所造成的电动机驱动的扭曲特点如果选择独立操作，每个PWM都有自己的PWM值寄存器。12.5.2插入死区时间如图12-13所示，在互补模式下，每个PWM对可以用于驱动顶侧/底侧晶体管。当控制直流 - 交流逆变器，例如这一点，在一对顶部和底部的PWM绝不应活性同时。在图12-13中，如果PWM1和PWM2分别在同一时间，大电流将流过两个晶体管，因为它们放电总线电容器。

29、 IGBT的可能削弱或破坏。简单地迫使两个PWM成为彼此的反转并不总是充分的。由于时间延迟是在电动机驱动关断晶体管相关，必须有之间的死区时间一个PWM的失活和其它的激活。死区时间可以在死区时间一次性写入寄存器来指定。这8位值指定的数量CPU时钟周期以用于死区时间。死区时间不受在PWM周期的变化造成预分频器。死区时间的插入是通过将PWM发生器顶部的PWM输出到死区时间实现发电机，如图12-14所示。电流感应确定PWM发生器哪些PWM值一对用于在下一PWM周期的顶部的PWM。见与电机相12.5.3顶部/底部校正电流极性检测。当启用输出控制，奇数输出位，而不是与PWM发电机的输出，被馈送到死区时间生

30、成器。请参见12.5.5 PWM输出端口控制。每当输入到死区时间生成器转换，死区时间被插入（例如，两个PWM在对被强制为无效状态）。从顶PWM生成的底部的PWM信号和死区时间。在启用的输出控制的情况下，在奇数的OUTx位控制顶端的PWM时，甚至的OUTx位控制相对于奇的OUTx位底部的PWM（见表12-6）。图12-15示出了插入死区时间的影响。如在图12-15所示，插入在死区时间时，会发生一些脉宽失真。主动脉冲宽度被减小。例如，在图12-15，当PWM值寄存器等于二，理想波形（无死区时间）的脉冲宽度等于四。然而，实际的脉冲宽度缩两个插入的两个死区时间之后。在本例中，与预分频器设定为通过划分之

31、一，中心对齐操作而选择，这种变形可以通过添加或补偿一半的死区时间的值减去或从PWM寄存器值。该修正被进一步描述12.5.3顶部/底部校正与电机相电流极性检测。插入死区时间的另一实施例示于图12-16和图12-17。图12-16所示死区时间插入在占空比边界（效果接近0到100占空周期）。图12-17所示的插入死区时间的脉冲宽度比死区时间小的影响。12.5.3顶部/底部校正与电机相电流极性检测理想的情况下，当使用互补对中，PWM对是彼此的反转，如图图12-18。当PWM1是积极的，PWM2是无效的，反之亦然。在这种情况下，电动机端子电压是绝不允许浮动，并且严格的PWM波形控制。但是，当被插入的死区

32、时间，电动机电压被允许在给暂时浮动死区时间间隔，从而在电动机电流波形的失真。这个失真是由加重异种接通和每个晶体管的的关断延迟。对于一个典型的马达驱动逆变器，如图12-13，对于给定的顶部/底部晶体管对中，只有一个晶体管将有效地取决于在任何给定时间控制输出电压该对电动机电流的方向。为了实现失真校正，两个不同的校正1因素必须被添加到所需的PWM值，取决于顶部或底部晶体管是否控制输出电压。因此，软件负责计算补偿两种PWM值，并放置在奇/偶PWM寄存器对。通过提供与PWM模块关于该晶体管（顶部或底部）的信息被控制在任何给定时刻的输出电压（例如，对于电动机相电流极性），PWM模块或者选择奇数或偶数编号的

33、PWM值注册到由PWM发生器。然后电流感应的或可编程的软件位用于确定要使用的PWM值。如果在电动机用于该PWM对感测到的电流是正的（上电流引脚ISX电压低）或位IPOLx在PWM控制寄存器2为低时，顶部的PWM值被用于在PWM对。同样地，如果当前的在电机为PWM对检测到的是负的（当前引脚ISX电压高）或PWM位IPOLx控制寄存器2为高时，底部的PWM值被使用。见表12-4。注意本文假设用户将提供电流检测电路，这将导致在相应的输入引脚上的电压是低的正电流和对于高负电流。见图12-19当前约定。在此外，它假定顶端PWM可的PWM 1，3和5，而底部PWM可的PWM 2，4和6。以允许校正基于由软

34、件控制的不同的电流检测的方法或校正，中提供了PWM控制寄存器1 ISENS1和ISENS0位来选择校正方法。这些位根据表12-5提供校正。如果校正是用软件来完成的，或不是必要的，设置ISENS1：ISENS0 = 00或= 01原因校正是基于比特IPOL1，IPOL2和IPOL3在PWM控制寄存器2。如果校正是不需要，用户可以初始化IPOLx位，然后只加载每个PWM对一个PWM值寄存器。以允许用户到空载时间期间使用基于所感测相电压的电流检测方案，设置ISENS1：ISENS0 = 10使得九脚的极性被锁存的顶部和底部时既的PWM关断（例如，在死区时间）。在0到100的占空比边界，没有死区时间，

35、因此没有新的当前值被感测。 为了适应其他的电流检测方案，设置ISENS1：ISENS0 = 11引起的极性电流检测引脚被中途锁存到PWM周期中心对齐模式，并在该年底周期在边沿对齐模式。因此，即使在0和100的占空比，电流是检测。 失真校正是只在互补模式下可用。在PWM周期的开始，该PWM使用此锁定电流值或极性位来决定是否顶PWM值或底部PWM值被使用。图12-20示出了用于的PWM 1和2顶/底校正的一个例子。注意 锁定在ISX引脚的IPOLx位和值缓存，使只有一个PWM寄存器每个PWM周期中。如果IPOLx位或在一个PWM周期电流检测值的变化，这个新的值不会可以使用直到下一个PWM周期。该I

36、SENSx位不被缓冲;因此，改变了电流检测方法可能会影响本PWM周期。 当PWM首先被设置PWMEN启用，PWM值的寄存器1，3和5进行，如果使用ISENSx位被配置为电流检测的校正。这是因为没有电流将预先具有被检测到。12.5.4输出极性 TOPNEG和BOTNEG：所有的PWM的输出极性由两个选项决定。顶部极性选项，TOPNEG，控制的PWM1，3的极性，和5.底部极性选项，BOTNEG，控制的PWM2,4的极性，和6的正极性意味着当PWM是活动的，在PWM输出为高电平。相反，负极性意味着当PWM是活动的，PWM输出是低的。 看到图12-21。注意这两个位在CONFIG寄存器，这是一次性写

37、入寄存器中。这减少了该软件无意中改变的机会PWM信号的极性，并可能损坏的电动机驱动硬件。12.5.5 PWM输出端口控制有条件者可发生于该PWM引脚需要单独控制。这是通过成为可能图中所示12-22 PWM输出控制寄存器（PWMOUT）。如果OUTCTL位被设置，PWM引脚可以通过的OUTx位来控制。这些位根据行为表12-6。当OUTCTL被设置，极性选项TOPPOL和BOTPOL仍然会影响输出。此外，如果互补操作是在使用中，在PWM对将不会被允许同时激活，并死区时间仍然不被侵犯。当OUTCTL设置和互补的操作在使用中，奇的OUTx位被输入到死区时间生成器，如图12-15。死区时间插入每当奇的O

38、UTx位被触发，如图12-23。虽然死区时间不插入时偶数的OUTx位改变，不会有死区时间违反，如图12-24。设置OUTCTL位不会禁止PWM发生器和电流检测电路。他们继续运行，但不再控制输出引脚。此外，OUTCTL甚至会控制PWM引脚当PWMEN = 0。当OUTCTL清零时，PWM发生器的输出成为输入死区时间和输出电路在下一个PWM周期的开始。注意为了避免意外的死区时间发生，则建议的的OUTx位将进入之前和之前退出清理独立PWM输出控制模式。12.6故障保护有条件者可在需要的PWM信号变为无效的外部驱动电路出现立即，如过电流故障状态。此外，可能希望选择性地禁止PWM（S）纯粹的软件。一个或

39、一个以上的PWM引脚可通过施加高的任一逻辑被禁用（强制为无效的状态）通过PWM写逻辑高电平要么禁用位（DISX和DISY四个外部故障引脚或控制寄存器1）。图12-26示出了在PWM停用方案的结构。在PWM引脚是残疾人，他们被迫为无效状态。 PWM发生器继续运行 - 只有输出引脚被禁用。为了允许不同的电机的结构和多个电机的控制时，PWM禁用功能组织成两家银行，银行X和Y.银行信息，银行的信息相结合，从禁用映射寄存器，可实现选择性PWM禁用。 FAULT引脚1，故障引脚2和PWM关闭位x构成银行X.故障引脚3，故障引脚4和PWM禁用位y构成的禁用功能银行的禁用功能Y.图12-25和12-27。图显

40、示了禁用映射一次写入注册并选择性地禁止PWM（S）银行的解码方案。当的所有位禁止映射寄存器设置，禁止任何条件将禁用所有的PWM。故障也能产生一个CPU中断。每个故障引脚都有自己的中断向量。12.6.1故障条件输入引脚在故障引脚上的逻辑高电平将禁止银行和禁用确定相应的PWM（S）映射寄存器。每个故障引脚集成了一个过滤器，以帮助在拒绝虚假故障。所有外部的故障引脚可通过软件配置来重新启用的PWM要么故障引脚（自动模式）或用软件（手动模式）。每个故障引脚都有一个相关的FMODE位控制PWM重新启用方法。自动模式是由故障控制寄存器中的FMODEx位进行选择。当FMODEx显然选择了手动模式。Figure

41、 12-26. PWM Disabling Scheme-1这个例子是故障引脚2 DISX的。与DISY FAULT引脚4在逻辑上类似于，影响气缸组Y禁用。注意：在手动模式（FMODE= 0），断层2和4可以被清除只有当一个逻辑电平低于故障的输入管脚存在。Figure 12-26. PWM Disabling Scheme-2 这个例子是故障引脚1故障引脚3在逻辑上是相似的，影响到气缸组Y禁用。 注意：在手动模式（FMODE= 0），故障1和3可以不管的逻辑电平中的故障引脚的输入被清除。12.6.1.1故障引脚过滤器每个故障销包括一个过滤器，以协助确定真正的故障状态。经过故障引脚具有一直逻辑低

42、一个CPU周期，上升沿（逻辑高电平）将每个CPU进行同步采样一次周期为两个周期。如果检测到两个样品逻辑高时，相应的FPIN位和FFLAG位将被设置。该FPIN位将一直保持，直到相应的故障引脚为逻辑低且同步在下面的CPU周期采样一次。12.6.1.2自动模式在自动模式下，PWM（多个）立即禁用一旦检测到过滤故障条件（逻辑高）。直到过滤清除故障（逻辑低）和一个新的PWM脉宽调制（S）保持禁用周期的开始，如图12-28。清除相应的FFLAGx事件位将不启用的PWM在自动模式。过滤后的故障引脚的逻辑状态反映在各自的FPINx位。该位的任何写操作将被覆盖通过引脚的状态。所述FFLAGx事件位被设置与各自

43、的故障引脚的每个上升沿滤波后得到了应用。要清除FFLAGx位，用户必须写1到相应的FTACKx位。F中的FINTx位被置位，从而将相应的FFLAG位故障状态也将锁存一个CPU中断请求。中断请求锁也不会被清除，直到这些行为之一发生：在FFLAGx位通过写1到相应的FTACKx清零。在FINTx位清零。这不会清除FFLAGx位。复位自动清除所有四个中断锁存器。I如果前一个向量读取，中断请求锁存器由操作之一列出，CPU中断清除将不再被请求。向量取不改变的PWM的状态下，FFLAGx事件标志，或FINTx。注意如果FFLAGx或FINTx位不中断服务过程中被清除常规，中断请求锁存器将不会被清除。12.

44、6.1.3手动模式在手动模式下，PWM（S），立即禁止一旦检测到故障过滤条件（逻辑高）。该PWM（S）保持禁用状态，直到软件清除相应的FFLAGx事件位和一个新的PWM周期开始。在手动模式下，故障引脚成对分组，每对共同分享功能。插针1和3故障状态下可能会被清除，允许PWM（S），以便在开始一个PWM周期无论在故障引脚的逻辑电平的。见图12-29。引脚2的故障条件和4可以仅清除，这就允许在PWM（多个），以使，如果在故障引脚逻辑低电平存在于一个PWM周期的开始。见图12-30。故障控制和事件位的功能是一样的在自动模式只是的PWM不重新启用，直到FFLAGx事件位被写入FTACKx位和过滤清除故障

45、条件被清除（逻辑低）。12.6.2软件输出禁用设置PWM禁用位DISX或DISY在PWM控制寄存器1立即禁用相应的由银行和禁用映射寄存器确定PWM引脚。 PWM引脚（S）保持禁用直到PWM禁止位被清零和新的PWM周期的开始，如图12-31。设置PWM禁用位不锁CPU中断请求，并有与没有关联的事件标志PWM禁用位。12.6.3输出端口控制操作时使用的OUTx位（OUTCTL=1）的PWM，如描述的故障保护适用此节。由于不存在周期性的PWM周期，故障条件时每个CPU清除重新启用周期和PWM输出，提供了所有故障清除条件都满足。脉宽调制器用于电机控制（PWMMC）MC68HC908MR32MC68HC

46、908MR16数据手册，Rev. 6.1142飞思卡尔半导体12.7初始化和PWMEN位对于正确的操作，所有寄存器应该初始化和LDOK位应使之前设置通过PWMEN位的PWM。当PWMEN位是第一套，也会立即发生重装，设置在PWMF标志，如果PWMINT设置产生中断。此外，在互补模式，PWM值的寄存器1，3，以及如果选择电流检测5将用于第一PWM周期。注意如果当PWMEN是复位，预分频器后的设置LDOK位未设置和PWM值将是0，但弹性模量将是未知的。如果LDOK后PWMEN位已被清除然后设置（无位未设置RESET），将被使用，这是最后装载的模值。如果死区时间寄存器（DEADTM）被PWMEN或O

47、UTCTL后更改设置，可能会发生不正确的插入死区时间。然而，死区时间不能超过规定值短。由于这种PWM的平等，比较结构，模= 0的情况下被视为非法。因此，在模寄存器没有被复位，和0模量值将导致波形与其它不一致的模波形。请参见12.9.2 PWM计数器模寄存器。当PWMEN设置，PWM引脚从高阻抗变为输出。此时，假设没有故障状态存在，PWM引脚将根据PWM值，极性和死区时间的车程。参见图12-32的时序图。当PWMEN位被清零，这将发生：PWM引脚将是三态，除非OUTCTL=1。PWM计数器清零，将没有时钟。在内部，PWM发生器将迫使其输出为0，以避免故障时，PWMEN设置再次。当PWMEN被清除

48、，这些功能仍然有效：所有故障电路通过PWMOUT登记手册PWM引脚控制插入死区时间时，PWM引脚通过PWMOUT寄存器改变注意该PWMF旗，挂起CPU的中断不会被清除时，PWMEN=0。12.8 PWM在等待模式操作当单片机通过WAIT指令，放于低功耗模式，等待所有时钟的PWM模块将继续运行。如果中断是由PWM模块发出的（通过重载或故障）时，微控制器将退出等待模式。进入等待模式前清零PWMEN位将减少等待模式，因为功耗计数器，预分频和LDFQ分频器将不再计时。此外，功率将是减少，因为PWM将不再切换。12.9控制逻辑块本小节提供了控制逻辑块的描述。12.9.1 PWM计数器寄存器PWM计数器寄

49、存器（PCNTH和PCNTL）显示12位向上/向下或向上，只有柜台。 什么时候计数器的高字节被读取，低字节被锁存。直到PCNTL将把此值锁存读。见图12-33和12-34。图。MC68HC908MR32MC68HC908MR16数据手册，Rev.6.1144飞思卡尔半导体12.9.2 PWM计数器模寄存器PWM计数器模数寄存器（PMODH和PMODL）持有的12位无符号数确定用于向上/向下或向上仅计数器的最大计数。在中心对齐模式下，PWM期间将两次（假设没有预分频器）模量。在边沿对齐模式下，PWM周期等于模量。见图12-35和12-36。图。以避免错误的PWM周期，这个值被缓冲并不会由PWM发

50、生器被使用，直到该LDOK位已定，接下来的PWM负载周期开始。注意当读该寄存器，读出的值是缓冲区（不一定是值与PWM发生器正在使用）。由于这种PWM的等号比较架构时，模数=0的情况下被视为非法。因此，该模数寄存器是没有复位，以及0模量值将导致波形不一致与其他模数的波形。如果为0的模量被装入时，计数器将继续从$ FFF倒计时。这种操作不会被测试或保证（用户应该考虑它是非法的）。然而，死区时间限制和故障条件仍将保证。12.9.3 PWMX值寄存器每六个的PWM的有一个16位的PWM值寄存器。存储在该寄存器中的16位有符号值确定PWM的占空比。占空比定义为：（PWM值/模量）×100。写入

51、小于或等于一个号码为0使PWM来处于关闭状态在整个PWM周期。写数大于或等于12位模数使PWM来是对在整个PWM周期。如果选择了互补模式下，PWM对共享PWM值寄存器。以避免错误的PWM脉冲，这个值被缓冲并不会由PWM发生器被使用，直到该LDOK位已定，接下来的PWM负载周期开始。注意当读取这些寄存器，读出的值是缓冲区（不一定目前PWM发生器使用的值）。12.9.4 PWM控制寄存器1PWM控制寄存器1（PCTL1）控制PWM启用/禁用，新模量，预分频加载，的PWM值，和PWM校正方法。此外，该寄存器包含软件禁止位（根据本禁用映射寄存器）来迫使PWM输出为无效状态。DISX - 软件禁用位的银

52、行X位此读/写位允许用户禁用银行X.一个或多个PWM引脚是引脚残疾人被禁用映射确定一次写入寄存器。银行十1 =禁止PWM引脚0 =重新启用在一个PWM周期的开始PWM引脚。DISY - 软件禁用位为组Y位此读/写位允许用户禁用银行Y.一个或多个PWM引脚是引脚残疾人被禁用映射确定一次写入寄存器。银行Y. 1 =禁止PWM引脚0 =重新启用在一个PWM周期的开始PWM引脚。PWMINT - PWM中断使能位此读/写位允许用户启用和禁用PWM CPU中断。如果设置，CPU中断会当PWMF标志设置悬而未决。1 =允许PWM CPU中断。0 =禁止PWM CPU中断。注意当PWMINT被清除，等待CP

53、U的中断被禁止。PWMF - PWM重装标志该读/写位设置在每个重装周期的开始无论LDOK位的状态。此位是通过读取PWM控制寄存器1与PWMF标志设置，然后写0将清除PWMF。如果在清零序列完成，然后写逻辑0时再次装入PWMF没有效果。1 =新重装周期的开始。0 =新重装周期还没有开始。注意当PWMF被清除，未决PWM CPU中断清零（但不能包括故障中断）。ISENS1和ISENS0 - 电流检测校正位这些读/写位选择示于表12-7的顶部/底部校正方案。 1.当两个顶部和底部的PWM关断ISX引脚的极性被锁存。 在在0和100的占空周期的边界，没有死区时间，因此没有新的当前值被感测。 2.电流甚至用0和100的占空比来检测。注意该ISENSx位不被缓冲。改变电流检测方法可以影响本PWM周