第6章时序逻辑电路的分析与设计

1、6.1时序逻辑电路概述时序逻辑电路概述6.1.1时序逻辑电路的特点时序逻辑电路的特点 构成：构成：组合电路组合电路+存储电路存储电路(触发器触发器)； 反馈的反馈的存储电路状态存储电路状态Q与与输入信号输入信号X共同决定输出共同决定输出Z。1. 特点特点 2. 输入输出的关系输入输出的关系),(QXGY 驱动方程：),(QXFZ 输出方程： 组合逻辑电路：组合逻辑电路： 触发器电路：触发器电路：）状态方程：QYHQn,(16.1.2时序逻辑电路的分类时序逻辑电路的分类1、按按触发器的动作特点触发器的动作特点分分： 同步同步时序逻辑电路时序逻辑电路有统一的有统一的CP; 异步异步时序逻辑电路时序

2、逻辑电路无统一的无统一的CP。同步二进制加法计数器同步二进制加法计数器例例异步二进制加法计数器异步二进制加法计数器2、按按输出信号的特点输出信号的特点分分：米里型米里型(Mealy)Z=F(X,Q)，与输入和存储器原态有关，与输入和存储器原态有关；摩尔型摩尔型(Moore)Z=F(Q) ，仅取决存储器原态。，仅取决存储器原态。Mealy型串行加法器电路型串行加法器电路Moore型串行加法器电路型串行加法器电路例例iiiSabQ1iSQ6.1.3 时序电路的功能描述时序电路的功能描述 1. 逻辑方程式逻辑方程式),(),(),(1QYHQQXGYQXFZn(1) Mealy型时序电路状态表型时序

3、电路状态表(2) Moore型时序电路状态表型时序电路状态表2. 状态转移表状态转移表无无X、Z时时 Moore 型简化状态表型简化状态表 Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0例：例：画出表画出表6.1.1对应对应Mealy型电路的状态图。型电路的状态图。3. 状态图状态图 以图形的方式来描述时序电路的以图形的方式来描述时序电路的状态转移规律状态转移规律以及以及输出与输出与输入的关系输入的

4、关系。例：例：画出表画出表6.1.2对应对应Moore型型电路的状态图。电路的状态图。例：例：画出表画出表6.1.3对应对应Moore型型电路的状态图。电路的状态图。 Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0具体画法在下节讨论。具体画法在下节讨论。 4. 时序图时序图反映了反映了X随时间变化时，随时间变化时，Q、Z随时间变化的规律。随时间变化的规律。6.2 同步时序逻辑电路的分析同步时序逻辑电

5、路的分析6.2.1 同步时序电路的分析步骤同步时序电路的分析步骤同步时序电路的分析同步时序电路的分析: 给定电路给定电路逻辑功能逻辑功能(1) 逻辑图逻辑图触发器触发器激励方程激励方程 状态方程状态方程(2) 逻辑图逻辑图输出方程输出方程(3) 状态方程和输出方程状态方程和输出方程状态转移表、状态图、波形图状态转移表、状态图、波形图 特征特征方程方程画波形图画波形图注意注意：Qn+1在在CP有效沿更新有效沿更新，而，而Z可随可随X的变化而随时变化的变化而随时变化。输入端方程输入端方程,如如T、J、K、DQn+1的方程的方程Z的方程的方程(4)分析分析逻辑功能逻辑功能。【例【例6.2.1】分析图

6、分析图6.2.1所示同步时序电路的逻辑功能。所示同步时序电路的逻辑功能。解：解： (1) 激励方程：激励方程：011001QXKJKJ，状态方程：状态方程： (2) 输出方程输出方程10ZXQQ000010101111)(QKQJQQXQQXQKQJ11nQ10QQX0Q10nQ(3)列状态表，列状态表， 画状态图画状态图0101011QQQQXQnn， 次态与输出卡诺图次态与输出卡诺图 状态表状态表 状态图状态图10ZXQQ(4) 画波形图画波形图已知：已知：Q1Q0的初始态为的初始态为00，X的波形如下图第二行的波形如下图第二行下降沿下降沿触发触发X变化，变化，Z立即变化立即变化画图步骤：

7、画图步骤： 结合左表在结合左表在CP下降沿下降沿画出画出Q1Q0的波形。的波形。 根据根据Q1Q0的波形、的波形、X的值和左表画出的值和左表画出Z的波形。的波形。 注意：注意：Z可随时随可随时随Q和和X的变化而变化的变化而变化。(5) 逻辑功能分析逻辑功能分析X=0时，时，Q1Q0状态转移：状态转移：0001101100X=1时，时，Q1Q0状态转移：状态转移：0011100100功能：功能：同步模同步模4可逆计数器可逆计数器。模模4加法计数器加法计数器模模4减法计数器减法计数器X：加：加/减控制信号，减控制信号，Z：借位输出。：借位输出。 【 例例6.2.2】 分析图分析图6.2.5所示同步

8、时序电路的逻辑功能。所示同步时序电路的逻辑功能。解：解： (1) 激励方程：激励方程：状态方程：状态方程： (2) 输出方程输出方程D2=Q1, D1=Q0，01010QQQQD0101001111212,QQDQQDQQDQnnn输出就是输出就是Q2Q1Q00110011112,QQQQQQQnnn(3) 列状态表，列状态表， 画状态图画状态图 Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 1 0状态表

9、状态表 状态图状态图 (4) 画波形图画波形图(5) 逻辑功能分析逻辑功能分析脉冲分配器脉冲分配器循环周期为循环周期为3T时序电路的自启动时序电路的自启动正常工作时，正常工作时，在圈内循环在圈内循环有效状态：有效状态：圈内的状态圈内的状态(001,010,100)无效状态无效状态(多余状态多余状态)：圈外的状态圈外的状态 在状态图中，如果任一无效态都能通向有效态，则称该电路在状态图中，如果任一无效态都能通向有效态，则称该电路具有自启动能力。具有自启动能力。6.2.2 典型时序逻辑电路的分析典型时序逻辑电路的分析 1. 寄存器寄存器寄存器：寄存器：存储二进制数码的电路存储二进制数码的电路. 1个

10、触发器能存储一位二进制数，个触发器能存储一位二进制数， n个触发器组成的寄存器个触发器组成的寄存器能存储能存储n位二进制数。位二进制数。寄存器的分类：寄存器的分类：并行寄存器和移位寄存器并行寄存器和移位寄存器 寄存器与存储器的区别：寄存器与存储器的区别：寄存器内的数码经常变更，要求存取速度快，一般无法存寄存器内的数码经常变更，要求存取速度快，一般无法存放大量数据。放大量数据。(类似于宾馆的贵重物品寄存、超级市场的存包类似于宾馆的贵重物品寄存、超级市场的存包处。处。)存储器要求存放大量的数据，故最重要的是存储容量。存储器要求存放大量的数据，故最重要的是存储容量。(类类似于仓库似于仓库) 1) 并

11、行寄存器并行寄存器(并入并出并入并出)(1) 二拍接收四位数据寄存器二拍接收四位数据寄存器平时：平时：A=1，B=0R=1，S=1保持原状态保持原状态存数据时存数据时，需二拍。，需二拍。第第1拍：清拍：清0。A发清发清0信号信号1(R=0)，使，使Q3Q2Q1Q0=0000.第第2拍：存数据。拍：存数据。将数据将数据(如如1101)送送D3D2D1D0；再给；再给B送接收信送接收信号号(B=1)，4个与非门打开，而个与非门打开，而R=1, 故故Q3Q2Q1Q0= 1101。(2) 单拍接收四位数据寄存器单拍接收四位数据寄存器平时：平时：A=0保持原状态保持原状态存数据时存数据时，需一拍。，需一

12、拍。 将数据将数据(如如1101)送送D3D2D1D0； 再给再给A送接收信号送接收信号(A=1)， CP有效，有效，Q3Q2Q1Q0= D3D2D1D0= 1101。触发器的时钟触发器的时钟CP高电平有效高电平有效。2) 移位寄存器移位寄存器(适用于串行数据适用于串行数据)分类：分类：按移位方向分：按移位方向分：左向移位、右向移位和双向移位寄存器；左向移位、右向移位和双向移位寄存器；按传输数据方式分按传输数据方式分：串入并出；并入串出；串入串出。串入并出；并入串出；串入串出。(1) 单向移位寄存器单向移位寄存器维持阻塞式触发器组成的维持阻塞式触发器组成的四位右移寄存器四位右移寄存器 激励方程

13、激励方程1021323,QDQDQDRDi 工作过程工作过程清清0：清清0端为端为0时，时，RD=0 Q3Q2Q1Q0 =0000。设输入设输入R3R2R1R0=1011右移：右移：CP作用下，数码移动如右表作用下，数码移动如右表动作特点：动作特点：每每1个个CP右移右移1位。位。 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF3 FF2 FF1 FF01CP 后后2CP 后后3CP 后后4CP 后后1011 1 1011Q3Q2Q1Q0 =1000Q3Q2Q1Q0 =1100Q3Q2Q1Q0 =0110Q3Q2Q1Q0 =1011(2) 双向移位寄存器双向移位寄

14、存器 平时：平时：A=1，B=0 RD=SD=1保持原状态保持原状态第第1拍：清拍：清0。A发清发清0信号信号 (RD=0)，而，而SD=1，故，故Q4Q3Q2Q1=0000.第第2拍：存数据。拍：存数据。将数据将数据(如如1101)送送D3D2D1D0；再给；再给B送接收信号送接收信号(B=1)，4个与非门打开，而个与非门打开，而RD=1, 故故Q4Q3Q2Q1= 1101。并行数据的输入并行数据的输入移位的实现移位的实现激励函数和次态方程激励函数和次态方程：11111,iiniiiQMMQQQMMQDi当当M=1时，时， 111,iniiiQQQD右移右移功能。功能。 当当M=0时，时，

15、,111iniiiQQQD左移左移功能。功能。 是是1个个多功能寄存器多功能寄存器：串入串出，串入并出，并入串出，并入并出：串入串出，串入并出，并入串出，并入并出2. 计数器计数器定义：定义：用以累计输入时钟脉冲用以累计输入时钟脉冲CP个数的电路。个数的电路。作用：作用：计数、计数、 分频分频(教材教材P156)、定时、顺序控制等、定时、顺序控制等计数器的模值计数器的模值M：计数器循环一次所需要的时钟脉冲的个数。计数器循环一次所需要的时钟脉冲的个数。分类分类按时钟控制方式分：按时钟控制方式分：异步、同步计数器；异步、同步计数器；按计数时数的增减：按计数时数的增减：加法、减法、可逆计数器；加法、

16、减法、可逆计数器；按模值分：按模值分：有二进制、十进值和任意进制计数器。有二进制、十进值和任意进制计数器。M=2n表表6.2.4常用计数器的名称和特点常用计数器的名称和特点 表中表中n的说明：的说明：指这里全是指这里全是n个触发器组成的计数器，最多能计个触发器组成的计数器，最多能计2n个数个数.1) 同步二进制加法计数器同步二进制加法计数器以以4位同步二进制加法计数器为例位同步二进制加法计数器为例012333012220111000, 1QQQKJTQQKJTQKJTKJT输出函数：输出函数：301213201121011010)(,)(,QQQQQQQQQQQQQQnnnn由特征方程由特征方

17、程 ，状态函数：状态函数：QTQn10123QQQQZ 激励函数：激励函数：J、K 相连，可认为相连，可认为JK 触发器触发器是是T触发器，相连端为触发器，相连端为T301213201121011010)(,)(,QQQQQQQQQQQQQQnnnn状态函数：状态函数：状态表状态表0123QQQQZ 状态图状态图波形图波形图16进制计数器：进制计数器：16个个CP循环一次，且循环一次，且Z输出一个输出一个1。功能分析：功能分析：2) 同步十进制可逆计数器（加减控制式）同步十进制可逆计数器（加减控制式）J、K 相连相连 相当于相当于T触发器触发器输出函数：输出函数：激励函数：激励函数：32103

18、0,QQQQMBQMQC2102103033211010321101023210303210301)()()(QQQMQQQQQMTQQQQQMQMQQQQQQMQMQTQQQQMQMQQQQQMQMQT状态函数：状态函数： 由由Qn+1=T Q易得易得 但这里利用但这里利用T触触发器特性算发器特性算Qn+1：T=1时翻转，时翻转，T=0时保持。时保持。状态表状态表状态图状态图M=1：初态为：初态为0时执行加法操作，时执行加法操作，M=0：初态为：初态为9时执行减法操作。时执行减法操作。功能分析：功能分析：M=1时的波形图时的波形图10进制计数器存在多余状态，必须检查自启动特性。进制计数器存在

19、多余状态，必须检查自启动特性。所有多余状态都能进入主循环，因此，该电路具有自启动特性。所有多余状态都能进入主循环，因此，该电路具有自启动特性。 3脉冲分配器脉冲分配器激励函数激励函数。103102101100,QQWQQWQQWQQW01011010,QKQJQKQJ输出函数输出函数0101011110101010000011QQQQQQKQJQQQQQQQKQJQnn状态方程状态方程011011,QQQQnn。103102101100,QQWQQWQQWQQW状态表状态表功能功能分析分析由波形图，在由波形图，在CP作用下按作用下按W0W3顺序输出脉冲顺序输出脉冲,故称脉冲分配器故称脉冲分配器

20、.4序列信号发生器序列信号发生器激励函数激励函数状态方程状态方程(利用利用Qn+1=D)输出函数输出函数2QZ 12012121100,QDQDQQQQQQD11012121101210,QQQQQQQQQQQnnn状态表状态表11012121101210,QQQQQQQQQQQnnn状态图状态图功能分析：功能分析：CP=17时，时，Q0Q1Q2循环一次，循环一次，Z输出输出0010111，从，从CP=8开始，重复开始，重复CP=17的情况，的情况， Z也也重复输出重复输出0010111。故该电路是产生序列。故该电路是产生序列0010111的的序列信号发生器序列信号发生器。2QZ 波形图波形图

21、 异步时序电路习惯分为异步时序电路习惯分为脉冲型异步时序电路脉冲型异步时序电路和和电位型异步时序电路。电位型异步时序电路。分析方法基本上类似于分析方法基本上类似于同步时序电路，只是要注意触发器时钟端的输入同步时序电路，只是要注意触发器时钟端的输入情况情况(找出哪些触发器的找出哪些触发器的CP有效有效)。6.3 异步时序电路的分析方法异步时序电路的分析方法 例例 脉冲脉冲异步十进制加法计数器异步十进制加法计数器外部脉冲外部脉冲(计数对象计数对象)进位进位输出输出激励函数激励函数输出函数输出函数03QQC 1,; 11,; 131232213100KQQJKJKQJKJ状态方程状态方程(利用利用Q

22、n+1=JQ+KQ)321132121311010QQQQQQQQQQQnnnn0333211312221201113110010QCPCPQQQQQCPCPQQQCPCPQQQCPQQnnnn321132121311010QQQQQQQQQQQnnnn状态方程状态方程异步时序电路，改写成异步时序电路，改写成上式的说明：上式的说明：以以 为例。为例。0111311,QCPCPQQQn 由由CP1=Q0可确定可确定CP1的取值的取值Q0从从10(下降沿下降沿)： CP1=1其他情况：其他情况：CP1=0CP1不是变量，它只表示不是变量，它只表示CP1=Q0是否有下降沿是否有下降沿 中中CP1的作

23、用的作用11311CPQQQnCP1=1时钟脉冲有下降沿时钟脉冲有下降沿Qn+1将按本式动作将按本式动作CP1=0时钟脉冲无下降沿时钟脉冲无下降沿Qn+1保持原态保持原态0333211312221201113110010,QCPCPQQQQQCPCPQQQCPCPQQQCPQQnnnn填表顺序：填表顺序：先算先算Q0n+1CP1和和CP3的值的值再算再算Q1n+1和和Q3n+1 CP2的值的值最后算最后算Q2n+1状态表的填法：状态表的填法：CP0始终为始终为1；1100000010111000主循环的主循环的状态表状态表状态表状态表状态图状态图由图可知：由图可知：是一个是一个10进制计数器；

24、进制计数器； 具有自启动特性。具有自启动特性。波形图波形图第第8个脉冲到达时各个脉冲到达时各触发器的状态转换触发器的状态转换6.4 同步时序电路的设计方法同步时序电路的设计方法 同步时序电路的设计同步时序电路的设计:根据设计中逻辑功能的要求，设计出合理的逻辑电路根据设计中逻辑功能的要求，设计出合理的逻辑电路。设计过程设计过程6.4.1 建立建立原始原始状态图状态图(原始状态表原始状态表)原始状态图原始状态图(表表)：直接直接从设计要求的文字描述得到的状态图从设计要求的文字描述得到的状态图(表表)。步骤：步骤：1. 设定输入、设定输入、 输出变量。输出变量。2. 设置状态：设置状态：根据需要记忆

25、的信息来确定状态根据需要记忆的信息来确定状态(1) 输出结果记忆型输出结果记忆型例：例：设计一个奇偶校验器，其功能是：当输入数据设计一个奇偶校验器，其功能是：当输入数据X中有奇数个中有奇数个“1”时，输出为时，输出为“1”，否则输出为，否则输出为“0”。分析：分析：无论输入无论输入X为多少位，输出结果只有两种情况：为多少位，输出结果只有两种情况： S0：输入数据中有偶数个输入数据中有偶数个“1”； S1：输入数据中有奇数个输入数据中有奇数个“1”最关键的一步最关键的一步本书基本上属于这本书基本上属于这种情况种情况(2) 输入记忆型：输入记忆型：根据需要记忆的输入信息来确定状态根据需要记忆的输入

26、信息来确定状态 设定设定初态初态S0(无输入时的状态无输入时的状态) S0 其他状态。其他状态。 一般是要记忆几个输入，就有几个其他状态一般是要记忆几个输入，就有几个其他状态3. 确定确定状态转换关系状态转换关系 原始状态图原始状态图(表表)。根据根据要记忆的输入信号要记忆的输入信号【例【例6.4.1】建立建立“111”序列检测器的原始状态图和原始状态表。序列检测器的原始状态图和原始状态表。 电路功能：电路功能：连续输入连续输入3个及以上个及以上“1”时，电路输出时，电路输出1，否则输出，否则输出0。 解解:(1) 确定输入、输出变量：确定输入、输出变量：设输入为设输入为X，输出为，输出为Z。

27、 例如，当例如，当X如下面第一行时，则输出必为第二行：如下面第一行时，则输出必为第二行：X 011011111011Z 000000111000 (2) 设置状态设置状态 初态初态S0：无输入时的状态无输入时的状态(还没有收到一个有效的还没有收到一个有效的1)。 其他状态：其他状态：从从S0出发，根据要记忆的输入信息得到。出发，根据要记忆的输入信息得到。 因为检测的是因为检测的是“收到三个连续的收到三个连续的1”，故需要记住的输入为：，故需要记住的输入为：收到一个收到一个1；连续收到两个；连续收到两个1；连续收到三个；连续收到三个1。 S1： 收到一个收到一个1的状态。的状态。 S2： 收到连

28、续两个收到连续两个1的状态。的状态。 S3： 收到连续三个收到连续三个1的状态。的状态。 (3) 画状态图，列状态表。画状态图，列状态表。以每一状态为现态，分析各输入条件下的新状态和输出。以每一状态为现态，分析各输入条件下的新状态和输出。S0：(还没有收到一个有效的还没有收到一个有效的1) S1： 收到一个收到一个1的状态的状态S2： 收到连续两个收到连续两个1的状态的状态 S3： 收到连续三个收到连续三个1的状态的状态原始状态表原始状态表原始状态图原始状态图Z与与X有关，属有关，属于米里型于米里型摩尔型摩尔型状态表状态表S0：(还没有收到一个有效的还没有收到一个有效的1) S1： 收到一个收

29、到一个1的状态的状态S2： 收到连续两个收到连续两个1的状态的状态 S3： 收到连续三个收到连续三个1的状态的状态摩尔型摩尔型状态图状态图Mealy型和型和Moore型的比较：型的比较：(1) 它们具有相同的逻辑功能它们具有相同的逻辑功能(2) Moore型比型比Mealy型输出晚一拍型输出晚一拍(3) Moore型所需状态数多于型所需状态数多于Mealy型型 由由P141中例中例6.4.4可知，米里型的状态可简化成可知，米里型的状态可简化成3个。个。而摩尔型必须要有而摩尔型必须要有4个，不能简化。个，不能简化。摩尔型摩尔型状态图状态图米里型米里型状态图状态图【例【例6.4.1】建立一建立一个

30、余个余3BCD码误码检码误码检测器的原始状态图测器的原始状态图和原始状态表和原始状态表。该题思路分析：该题思路分析：该题也属于该题也属于输入记忆型输入记忆型，但它不是根据需要记忆，但它不是根据需要记忆的输入信息来确定状态，而是的输入信息来确定状态，而是根据所有输入信息来根据所有输入信息来确定状态。确定状态。该法该法缺点：缺点：状态很多状态很多(多余态也较多多余态也较多)，较为繁琐。，较为繁琐。 优点：优点：很容易写出状态图，不容易出错。很容易写出状态图，不容易出错。(具体过程略具体过程略)6.4.2 状态化简状态化简 (1) 状态简化的作用状态简化的作用 建立原始状态图建立原始状态图(表表)时

31、，可能会多设置一些状态，时，可能会多设置一些状态，状态简状态简化的目的就是要消去多余状态，建立最简状态图化的目的就是要消去多余状态，建立最简状态图(表表)。(2) 状态图状态图(表表)的分类的分类 完全描述的状态表：完全描述的状态表：对于输入变量的任意取值，该时刻的输对于输入变量的任意取值，该时刻的输出和次态取值都唯一。出和次态取值都唯一。 非完全描述的状态表：非完全描述的状态表：状态表中包含着不确定输出和次态。状态表中包含着不确定输出和次态。根据根据状态等价状态等价的概念来化的概念来化简，简，本书只讨论此情况本书只讨论此情况。根据根据状态相容状态相容的概念来化简，参见刘宝琴编著的概念来化简，

32、参见刘宝琴编著的的数字电路与系统数字电路与系统(清华大学出版社清华大学出版社)1. 状态的等价状态的等价 设设Si、Sj是现态，如对于所有的输入序列，对应的输出是现态，如对于所有的输入序列，对应的输出序列完全相同，则称序列完全相同，则称Si、Sj等价，记作等价，记作SiSj。(1) 等价的定义等价的定义 (2) Si、Sj等价的条件等价的条件: Si、Sj作为作为初态初态时，必须同时满足时，必须同时满足 输入相同时，输出相同输入相同时，输出相同 输入相同时，次态等价输入相同时，次态等价 (a) 次态相同次态相同例，例，S2与与S5：输入相同时输入相同时,输出和次态都相同。输出和次态都相同。 故

33、故S2与与S5等价，记做等价，记做S2S5(b)次态交错：次态交错： Si、SjSi的次态为的次态为Sj，而，而Sj的次态为的次态为Si)。例，例，S6与与S7：X=1时时，输出和次态都，输出和次态都相同相同。 X=0时时，输出相同，输出相同，次态交错次态交错。S6与与S7等价，记做等价，记做S6S7(c)次态互为隐含条件：次态互为隐含条件：Si,Sj等价等价 Sk,Sl等价等价SiSj，SkSl例，例，S1、S3等价的条件是等价的条件是S2、S4等价等价 S2、S4等价的条件是等价的条件是S1、S3等价等价互为隐含条件，互为隐含条件，故有故有 S1S3，S2S4S2S5，S6S7， S1S3

34、，S2S4(3) 等价的性质等价的性质 等价状态具有传递性：等价状态具有传递性：若若SiSj 、SiSk，则，则SjSk 等价的状态可合并成一个状态。等价的状态可合并成一个状态。(4) 等价类、最大等价类等价类、最大等价类等价类：等价类：相互等价状态的集合相互等价状态的集合最大等价类：最大等价类：不被其它等价类所包含不被其它等价类所包含的等价类。的等价类。例例. 右表中：右表中：S2S5，S2S4都是等价类，都是等价类，但它们不是最大等价类，因有但它们不是最大等价类，因有S4S5，故，故有有S2S4S5，这才是最大等价类。，这才是最大等价类。 S6S7， S1S3也是最大等价类。也是最大等价类

35、。(5) 状态表的化简，状态表的化简， 实际就是寻找所有实际就是寻找所有最大等价类，然后合并成一个状态。最大等价类，然后合并成一个状态。2. 隐含表化简隐含表化简(1) 作隐含表作隐含表 隐含表格是一种两项比较的直角三隐含表格是一种两项比较的直角三角形表格角形表格(如图如图a示示)。纵坐标：纵坐标：B、C、D、E、F、G(缺头缺头)横坐标：横坐标：A、B、C、D、E、F(少尾少尾)小格：小格：表一状态对的等价比较情况表一状态对的等价比较情况原始状态表原始状态表(2) 顺序比较：顺序比较：对原始状态表中的每一对状态逐一比较对原始状态表中的每一对状态逐一比较 状态对肯定不等价，状态对肯定不等价，

36、在小格内填在小格内填。 状态对肯定等价，状态对肯定等价， 在小格内填在小格内填。 状态是否等价取决于隐含条件的，状态是否等价取决于隐含条件的， 则则把隐含状态对填入，把隐含状态对填入， 需作进一步比较。需作进一步比较。原始状态表原始状态表(3) 关连比较：关连比较：是指对顺序比较中需是指对顺序比较中需要进一步比较的状态对进行比较。要进一步比较的状态对进行比较。例例：AB、AE、BE、DG是否是否等价的判断。等价的判断。全部等价状态对：全部等价状态对： AB,AE,BE,CF(4) 找出最大等价类找出最大等价类 最大等价类为最大等价类为: ABE 、 CF 、 D、GAB,AE,BE,CF(5)

37、 合并状态，列出最简状态表合并状态，列出最简状态表 ABEA、 CF C、 DD、G G6.4.3 状态分配状态分配 状态分配状态分配：将字符表示的状态：将字符表示的状态(如如S0,S1,S2)用二进制用二进制(如如00,01,10)代替代替.相邻法的状态分配原则：相邻法的状态分配原则：下列状态应尽可能分配相邻的二进制代码：下列状态应尽可能分配相邻的二进制代码： 具有相同次态的现态具有相同次态的现态 同一现态下的次态同一现态下的次态 具有相同输出的现态具有相同输出的现态 以第一条为主，以第一条为主， 兼顾第二、兼顾第二、 第三条第三条【例【例6.4.3】试对表试对表6.4.7所示的状态表进所示

38、的状态表进行状态分配。行状态分配。 解：解：有有4个状态个状态S1、S2、S3、S4，故可，故可使用使用两个触发器两个触发器Q1、Q0 。 原则一：原则一： S1S2、S2S3应分配相邻代码。应分配相邻代码。 原则二：原则二： S1S3、S1S4、S2S3应分配相邻代码应分配相邻代码 原则三：原则三： S2S3应分配相邻代码应分配相邻代码 于是得到卡诺图表示的分配结果。于是得到卡诺图表示的分配结果。 由图知：由图知：S1S2、S2S3、S1S4相邻，只是没相邻，只是没满足满足S1S3相邻。相邻。6-14， 6-15， 6-16(a)， 6-17(a)6.4.4 同步时序电路的设计举例同步时序电

39、路的设计举例 设计过程设计过程【例【例6.4.4】试用试用JK触发器完成触发器完成“111”序列检测器的设计。序列检测器的设计。解解：(1) 建立建立原始状态表。原始状态表。 在例在例6.4.1中，已得到原始状态表。中，已得到原始状态表。(2)状态化简。状态化简。 很明显：很明显： S2、S3一定等价，记做一定等价，记做S2S3 S0、S1是否等价取决于是否等价取决于S1、S2是否是否等价，故等价，故S0、S1不等价。不等价。(3)状态分配。状态分配。 共共3个状态，用两触发器个状态，用两触发器Q1、Q0。 原则一，原则一，S1S2相邻；相邻； 原则二，原则二，S0S1、S0S2相邻；相邻；

40、原则三，原则三，S0S1相邻。相邻。 综合考虑后状态分配图如右上，此时综合考虑后状态分配图如右上，此时S0S1和和S1S2相邻，相邻，S0S2不相邻。不相邻。 输出函数输出函数(4) 确定激励函数和输出函数。确定激励函数和输出函数。 写激励函数写激励函数(J、K表达式表达式)：这时这时首先要写出首先要写出与特征方程形式一致的状态方程与特征方程形式一致的状态方程Qn+1=AQ+BQ，然后特征方程然后特征方程Qn+1=JQ+KQ相比就可以了。相比就可以了。状态方程和激励函数状态方程和激励函数001101111XQQXQQXQQXQnnXKXQJXKXJ01011,0XQZ 输出函数输出函数(5)

41、自启动检查。自启动检查。 (6) 画逻辑电路图画逻辑电路图XKXQJXKXJ01011,0XQZ 【例【例6.4.5 】 用用JK触发器设计一个触发器设计一个5进制同步计数器，要求状进制同步计数器，要求状态转换关系为：态转换关系为：给定状态设计给定状态设计的设计过程：的设计过程：分析：分析：这里给出了这里给出了2进制表示的进制表示的状态图，也可以得到二进制状态状态图，也可以得到二进制状态表，故属于给定状态设计。表，故属于给定状态设计。解解:(1) 列状态表。列状态表。 该电路有三个状态变该电路有三个状态变量，设为量，设为Q2、Q1、Q0。非完全描述非完全描述状态表状态表(2)确定激励函数确定激

42、励函数(J、K表达式表达式)：次态卡诺图次态卡诺图状状态态表表202002021010110111212212112,1,QKQJQQQQQKQJQQQQKQJQQQQQnnn状态方程和激励函数状态方程和激励函数(3) 自启动检查。自启动检查。将多余状态代入状态方程得到下表，将多余状态代入状态方程得到下表，进而得到完整的状态图。进而得到完整的状态图。 可见，状态可见，状态100不能进入主循环不能进入主循环,因而因而该电路不能实现自启动。该电路不能实现自启动。解决的方法解决的方法 非完全描述电路非完全描述电路完全描述时序电路完全描述时序电路 无效态的次态全部定义为有效态无效态的次态全部定义为有效

43、态(如如000)，这样无效态，这样无效态就能进入主循环。就能进入主循环。缺点：缺点：没无关项，电路复杂。没无关项，电路复杂。 改变改变K圈圈法圈圈法原理：原理：改变改变K圈中的无关项圈中的无关项，可以引起无关项的次态变化，实现自启动。，可以引起无关项的次态变化，实现自启动。Q1n+1：K圈中没无关项，无法改变。圈中没无关项，无法改变。一般，只需改变一般，只需改变1个触发器个触发器K图的圈法图的圈法Q0Q2Q10100011110 0 0 0 1 1 能实现能实现自启动自启动01000111101 0 1 1 0 Q0Q2Q1这里以这里以Q0n+1的修改圈法设计电路。的修改圈法设计电路。2010

44、020110,QKQJQQQQQn01000111101 0 1 1 0 Q0Q2Q11,1011212KQJQKQJ由新圈法，得由新圈法，得前面已算出前面已算出逻辑电路逻辑电路6.5.1集成计数器集成计数器常用常用TTL型型MSI计数器计数器6.5常用集成时序逻辑器件及应用常用集成时序逻辑器件及应用 类型 名称 型号 预置 清 0 工作频率（MHz） 二五十进制 计数器 74LS90 74LS290 74LS196 异步置 9 高 异步置 9 高 异步 低 异步 高 异步 高 异步 低 32 32 30 二八十六进制计数器 74LS293 74LS197 无 异步 低 异步 高 异步 低 3

45、2 30 异步计数器 双四位二进制 计数器 74LS393 无 异步 高 35 十进制计数器 74LS160 74LS162 同步 低 同步 低 异步 低 同步 低 25 25 十进制加/减计数器 74LS190 74LS168 异步 低 同步 低 无 无 20 25 十进制加/减计数器 （双时钟） 774LS192 异步 低 异步 高 25 四位二进制计数器 74LS161 74LS163 同步 低 同步 低 异步 低 同步 低 25 25 四位二进制加/减 计数器 74LS169 74LS191 同步 低 异步 低 无 无 25 20 同步计数器 四位二进制加/减 计数器（双时钟） 74L

46、S193 异步 低 异步 高 25 1典型计数器的逻辑功能描述典型计数器的逻辑功能描述1) 四位二进制四位二进制计数器计数器74LS161、74LS163(1) 74LS161 逻辑电路逻辑电路(略略) 逻辑符号逻辑符号OC= QD QC QB QAT状态为状态为1111且且T=1时，时，OC= 1 逻辑功能逻辑功能不受不受CP影响，是异影响，是异步清步清0，其最优先，其最优先4种功能种功能清清0计数计数保持保持预置预置受受CP影响影响同步预置同步预置功能表功能表保持也不受保持也不受CP影响影响保持也不受保持也不受CP影响影响P、T 有有1个为个为0，保持，保持P、T同为同为1，计数，计数因因

47、OC= QD QC QB QAT时序图时序图(2)74LS163与与74LS161基本相同基本相同唯一的区别唯一的区别:74LS163为同步清为同步清02) 同步集成十进制计数器同步集成十进制计数器74LS160、74LS162 (8421BCD码计数器码计数器)逻辑符号、引脚图：逻辑符号、引脚图：与与74LS161也完全相同。也完全相同。功能表：功能表： 74LS160与与74LS161相同相同;74LS162与与74LS163相同相同。计数在计数在00001001循环变化循环变化不同点：不同点：OC=QDQCQBQAT，仅当，仅当T=1且状态为且状态为1001时，时，OC=1。3) 四位二

48、进制同步加四位二进制同步加/减计数器减计数器74LS169单脉冲结构单脉冲结构加法进入加法进入1111或减法或减法进入进入0000时，时， OC= 0(持续持续1个个TCP)没有清没有清0端，清端，清0用预置实现。用预置实现。 (1) 逻辑符号逻辑符号输输 入入 输输 出出 CP TP DU / LD DQ CQ BQ AQ 1 1 保保 持持 0 0 D C B A 0 1 1 二进制加法计数二进制加法计数 0 0 1 二进制减法计数二进制减法计数 (2) 逻辑功能逻辑功能保持也不受保持也不受CP影响影响P+T=LD=1：保持保持P+T=LD=0：预置预置P+T=0，LD=1：计数计数(U/

49、D=1，加法，加法; U/D=0，减法，减法)清清0用预置实现用预置实现功能表功能表时序图时序图4) 十进制同步加十进制同步加/减计数器减计数器74LS168逻辑符号、功能表：逻辑符号、功能表：与与74LS169相同。相同。 唯一区别：唯一区别：当加法计数进入当加法计数进入1001，OC=0(持续持续1个个TCP) 。 2集成计数器的级联集成计数器的级联 1) 异步级联：异步级联：各级计数器各级计数器CP不同不同。 用前一级的输出作为后一级的用前一级的输出作为后一级的CP(如下图如下图)。 (1) 工作原理：工作原理：只有只有QDQCQBQA从从11110000时，时，QD(或或OC)才有才有

50、10 () ，次级，次级CP输入输入1上升沿，并计上升沿，并计1个数。个数。 (2) 级联后计数器的模：级联后计数器的模：M=1616=256=28(八位二进制计数器八位二进制计数器)2) 同步级联：同步级联：各片各片CP相同，都接外加计数脉冲。相同，都接外加计数脉冲。前一级前一级的进位的进位(借位借位)输出输出(OC)接接下一级下一级的计数允许端的计数允许端(P、T)(1) 利用利用T端串行级联：端串行级联：各片各片T 端与相邻低片端与相邻低片OC相连相连01231012312QQQQTQQQQOTC012345672456723QQQQQQQQTQQQQOTC故故 片片2只有只有1的的Q3

51、Q0=1111时，才有时，才有T2=1，片，片2才计数。才计数。 片片3只有只有1、2的的Q7Q0=111时，才有时，才有T3=1，片，片3才计数。才计数。T端串行级联的缺点：端串行级联的缺点：片间进位信号片间进位信号OC逐级传递，故逐级传递，故速度较低速度较低例：例：当当Q7Q0=1111 1110时，时，T3=0，片，片3不计数。不计数。 如出现如出现CP，Q0从从01，通过片，通过片1的延迟的延迟T2=1，通过片，通过片2的延迟的延迟T3=1，T3进入片进入片3稳定后，这时才能输入下一个稳定后，这时才能输入下一个CP 引起片引起片3计数计数tdt2如是如是n片级联，则有片级联，则有 TC

52、P t1+ t2 +( n-1)tdCP周期周期满足满足：TCP t1+ t2 + 2tddCPtnttf) 1(121n越大，越大，CP最高频率就越小最高频率就越小t1td(2) 利用利用P、T双重控制：双重控制：片片1的的OC1接其他各片接其他各片P端端 各片各片T接相邻低片接相邻低片OC(T2除外除外) 012310123123QQQQTQQQQOPPC45672456723QQQQTQQQQOTC故：故：片片2只有低位片只有低位片1的的Q3Q0=1111时，才有时，才有P2=1，片，片2才计数。才计数。 片片3只有只有P3=T3=1，即低位片，即低位片2、3的的Q7Q0=111时，片时

53、，片3才计数才计数.1211TTPP、T 双重控制级联的优点：双重控制级联的优点：速度较快速度较快例：例：当当Q7Q0=11111110时时, P3=Q3Q2Q1Q0=0, T3=Q7Q6Q5Q4=1, 片片3不计数不计数. 如出现如出现CP，Q0从从01，通过片，通过片1的延迟的延迟OC1=1(P3=1)，P3进入片进入片3稳定后，在下一个稳定后，在下一个CP引起片引起片3计数计数t1tdt3延迟时间取决于延迟时间取决于P3形成的时间：形成的时间：t=t1+ t2 + td比起比起T端串行级联，速度快得多端串行级联，速度快得多已经有已经有T3=1 如是如是n片级联，延迟时间取决于片级联，延迟

54、时间取决于Pn形成的时间，形成的时间，Pn和和P1形成的通道形成的通道一样，仍有一样，仍有 t= t1+ t2 +td单片最大模单片最大模N0) (1)大模分解法大模分解法 构成构成M1、M2、Mn的计数器：的计数器：用用n片计数器。片计数器。)(021NMMMMMin 分解：分解： 异步级联。异步级联。(2) 整体清整体清 0 或整体置数法或整体置数法M进制计数器。进制计数器。 级联级联整体清整体清 0 (置数置数)n片计数片计数器器(N0)模为模为N=N0n(M)的计数器的计数器(c) 异步级联：异步级联：级联电路如图，分析参见教材级联电路如图，分析参见教材151页页【例【例6.5.2】试

55、分别用试分别用74LS161、74LS160实现模实现模60计数器。计数器。解：解：(1) 用用74LS161实现。实现。 大模分解法。大模分解法。(a) 分解：分解：M=60=610；(b) 2片片74LS161构成模构成模6和模和模10计数器：计数器：采用采用OC置数法置数法。模模6的计数范围：的计数范围：1015模模10的计数范围：的计数范围：615DCBA=1010OC=1时时LD有效有效(置数置数)0110DC B A 整体置数法整体置数法(b) 整体置数法整体置数法： 同步级联同步级联(a) 级联：级联： 2片片74LS161 模模N=1616=256计数器计数器() 整体置整体置

56、0法：法：计数范围为计数范围为 059译码态译码态59=0011 1011译码电路译码电路0000D C B ADCBA (b) 整体置数法整体置数法： () OC整体置数法：整体置数法：计数范围为计数范围为 196255整体整体OC=1时时LD有效有效(置数置数)19611000100D C B A DCBAB (2) 用用74LS160实现实现。类似于用类似于用74LS161实现，只是注意实现，只是注意4LS160是是10进制计数器进制计数器例如：例如：采用整体置采用整体置0法。法。同步级联同步级联(a) 级联：级联： 2片片74LS160 模模N=1010=100计数器计数器(b) 整体

57、置整体置0法法：计数范围为计数范围为 059DCBA =DCBA=0000译码态译码态59 0101 100110进制计数进制计数译码电路译码电路6-29. 说明：要求用说明：要求用2种方法求解。种方法求解。(3) 分频器和计数器的区别：分频器和计数器的区别： 分频器：对状态的编码没有要求，只要模值正确就可以；分频器：对状态的编码没有要求，只要模值正确就可以； 计数器：通常对状态的编码是有要求的。计数器：通常对状态的编码是有要求的。5可编程分频器可编程分频器(1) 分频器：分频器：能将脉冲频率变为原来的能将脉冲频率变为原来的 的电路。的电路。M1M：分频系数分频系数(2) 分频器能用计数器实现

58、分频器能用计数器实现，原因是：，原因是： M进制计数器，是每输入进制计数器，是每输入M个脉冲，进位端就输出个脉冲，进位端就输出1个个脉冲，故进位端输出脉冲的频率是计数脉冲的脉冲，故进位端输出脉冲的频率是计数脉冲的 。 可见：可见：计数器的模对应分频器的分频系数。计数器的模对应分频器的分频系数。M1(3)可编程分频器：可编程分频器：M可控制的分频器。可控制的分频器。可编程分频器的实现：可编程分频器的实现：常用常用OC置数法实现。原因是：置数法实现。原因是：OC置数法是计数每循环置数法是计数每循环1次，次，OC就输出就输出1个脉冲，故可用个脉冲，故可用OC作为分频器输出。作为分频器输出。 如是如是

59、N进制进制加法加法计数器，则分频器计数器，则分频器译码态译码态=N-1同步预置：同步预置：预置态为预置态为N-M=M补补（M的各位求反，末位加的各位求反，末位加1）异步预置：异步预置：预置态为预置态为N-M-1 如是如是N进制进制减法减法计数器，则分频器计数器，则分频器译码态为译码态为0态。态。同步预置：同步预置：预置态为预置态为M-1异步预置：异步预置：预置态为预置态为M可编程计数器预置输入数的设置可编程计数器预置输入数的设置预置值预置值=N-M=M补补（M的各位求反，末位加的各位求反，末位加1）M=预置值预置值补补【例【例6.5.3】如图为可编程分频器，求出：如图为可编程分频器，求出：(1

60、) M=100和和M=200时的预置值时的预置值I7I0；(2) I7I0=0110 1000时的时的M值。值。解解：74LS161：模为：模为16的加法计数器，的加法计数器，LD为为同步预置同步预置端。端。 2片同步级联，构成片同步级联，构成N=1616=256的的加法加法计数器。计数器。由表由表6.5.6可知可知 预置值预置值=N-M(1) M=100时，时，预置值预置值=N-M=256-100=156= 1001 1100B =M补补=1001 1100BM=200时，时，预置值预置值=N-M=256-200=56= 0011 1000B(2) 预置值预置值=I7I0= 0110 100