接口技术 第5章 存储器系统

1、1第第 5 章章 存储器系统存储器系统2第5章 存储器系统n教学重点n半导体存储芯片的结构n半导体存储芯片与与CPU的连接的连接3存储器概述存储器概述n存储器在冯存储器在冯诺依曼体系结构中的重要性诺依曼体系结构中的重要性n冯冯诺依曼机由运算部件、控制部件、存储部件、输入部件、输出诺依曼机由运算部件、控制部件、存储部件、输入部件、输出部件五个部件组成部件五个部件组成n采用二进制计算，存储程序并在程序控制下自动执行采用二进制计算，存储程序并在程序控制下自动执行n存储系统存储系统n容量越大越好容量越大越好n速度较快越好速度较快越好n价格（成本）越低越好价格（成本）越低越好n当前制造工艺的存储器件：当

2、前制造工艺的存储器件：n工作速度较快的存储器，单位价格却较高；工作速度较快的存储器，单位价格却较高；n容量较大的存储器，虽然单位价格较低，但存取速度又较慢容量较大的存储器，虽然单位价格较低，但存取速度又较慢4存储器的分类和评价指标存储器的分类和评价指标1、按读写方式分类、按读写方式分类n随机存取存储器（随机存取存储器（RAM）：）：可以从任意位置进行读写的可以从任意位置进行读写的存储器，其读写时间与所处位置无关。（如半导体存储器，其读写时间与所处位置无关。（如半导体RAM）n顺序存取存储器（顺序存取存储器（SAM）：）：只能顺序进行读写的存储器，只能顺序进行读写的存储器，其读写时间与所处位置密

3、切相关。（如磁带存储器）其读写时间与所处位置密切相关。（如磁带存储器）n直接存取存储器（直接存取存储器（DAM）：）：它的寻道操作是随机的，但它的寻道操作是随机的，但寻道后要顺序读写。由于它以存储块（扇区，一般为寻道后要顺序读写。由于它以存储块（扇区，一般为512B）为单位直接进行数据交换，所以称为直接存取存为单位直接进行数据交换，所以称为直接存取存储器或块存储设备。（如磁盘、光盘）储器或块存储设备。（如磁盘、光盘）52、按存储介质和工作原理分类、按存储介质和工作原理分类n半导体存储器半导体存储器：以半导体集成电路为存储介质以半导体集成电路为存储介质。如静态如静态RAM、动态动态RAM和和RO

4、M芯片等。芯片等。n磁表面存储器磁表面存储器：以磁性材料为表面存储介质。以磁性材料为表面存储介质。如软、硬磁盘存储器、磁带存储器等。如软、硬磁盘存储器、磁带存储器等。n光表面存储器光表面存储器：以光学材料为表面存储介质、以光学材料为表面存储介质、以激光为读写手段。如以激光为读写手段。如CD-ROM、CD-RW、DVD-ROM、 DVD-RW等光盘存储设备或光盘等光盘存储设备或光盘阅读设备。阅读设备。63、按存储时效分类、按存储时效分类n易失性存储器易失性存储器：也称为易挥发存储器，只有加也称为易挥发存储器，只有加电才能维持其中的数据。如一般的半导体电才能维持其中的数据。如一般的半导体SRAM、

5、DRAM芯片等。芯片等。n非易失存储器非易失存储器：也称为不挥发存储器，其中的也称为不挥发存储器，其中的数据可以长期保存。如磁盘存储器、半导体数据可以长期保存。如磁盘存储器、半导体ROM、NVRAM（Non-Volatile RAM）等。）等。74、按所处位置分类、按所处位置分类n内存：位于微机的主板或插板上，以存储器的内存：位于微机的主板或插板上，以存储器的身份被访问。早期曾用磁芯实现，现在用半导身份被访问。早期曾用磁芯实现，现在用半导体集成电路芯片来实现。体集成电路芯片来实现。n外存：以外部设备的形式存在并被访问外存：以外部设备的形式存在并被访问。在微在微机系统中主要指硬盘、软盘、光盘等设

6、备，也机系统中主要指硬盘、软盘、光盘等设备，也包括用半导体芯片构成的半导体盘及各种移动包括用半导体芯片构成的半导体盘及各种移动存储装置。存储装置。85、存储器的评价指标、存储器的评价指标（1）速度：针对不同的存储器件和部件，该）速度：针对不同的存储器件和部件，该指标有不同的表示方法。指标有不同的表示方法。（2）容量：存储器的容量用）容量：存储器的容量用B、KB、MB、GB、TB、PB等进行表示。等进行表示。（3）存储成本：一般用每兆字节的价格来表）存储成本：一般用每兆字节的价格来表示。示。存储器主要用容量、速度和成本来评价存储器主要用容量、速度和成本来评价 9存储系统的层次结构存储系统的层次结

7、构n除采用磁、光原除采用磁、光原理的辅存外，其理的辅存外，其它存储器主要都它存储器主要都是采用半导体存是采用半导体存储器储器n课内主要介绍采课内主要介绍采用半导体存储器用半导体存储器及其组成主存的及其组成主存的方法方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）10存储系统的层次结构存储系统的层次结构CPU寄存器寄存器大容量辅助存储器大容量辅助存储器辅助存储器辅助存储器主存储器主存储器高速缓存高速缓存每每位位成成本本减减少少容容量量增增加加存存取取时时间间增增加加处处理理器器存存取取频频度度减减少少解决容量、速度和价格矛盾的方法解决容量、速度和价格矛盾的方法 11n无论是微

8、机大系统、还是微机小系统，无论是微机大系统、还是微机小系统，无论是通用微机系统，还是嵌入式微机无论是通用微机系统，还是嵌入式微机系统，都无一例外地要使用半导体存储系统，都无一例外地要使用半导体存储器。器。半导体存储器半导体存储器12半导体存储器的分类半导体存储器的分类n按制造工艺按制造工艺n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性按使用属性n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器ROM：正常只读、正常只读、断电不丢失断电不丢失详细分类，请看

9、图示13图图5.4 半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）双口双口RAM掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注意对比14读写存储器读写存储器RAM组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系

10、统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失15SDRAM简介简介SDRAM是英文是英文Synchronous DRAM的缩写，的缩写， 译成译成中文就是同步动态存储器的意思。中文就是同步动态存储器的意思。SDRAM内存技术内存技术 同步动态存储器（同步动态存储器（SDRAM）是在现有的标准动态是在现有的标准动态存储器中加入同步控制逻辑（一个状态机），利用一个存储器中加入同步控制逻辑（一个状态机），利用一个单一的系统时钟同步所有的地址数据和控制信号。使用单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM不但能提高系统表现，还能简化设计、不但能提高系统表现，还能简化设

11、计、 提供高提供高速的数据传输。速的数据传输。 在功能上，它类似常规的在功能上，它类似常规的DRAM，且且也需时钟进行刷新。也需时钟进行刷新。 可以说，可以说，SDRAM是一种改善了结构的增强型是一种改善了结构的增强型DRAM。16DDR简介（一）简介（一）DDR 是 PC133 之后的新标准，所谓 DDR ( Double Data Rate) 是指双倍的资料输出量，所以效能是 PC133 的二倍。DDR 在每一个 Clock 的上升缘 (Rising) 和下降缘 (Falling) 均输出资料，不同于 PC100PC133 只在上升缘才输出资料，所以 PC100PC133 的 SDRAM

12、也称为 SDR (Singal Data Rate)。 DDR DIMMs与SDRAM DIMMs的物理元数相同，但两侧的线数不同，DDR应用184pins，而SDRAM则应用168pins，因此，DDR内存不向后兼容SDRAM。17DDR简介（二）简介（二）DDR 内存模块分为DDR1600及DDR2100两种: DDR1600 (又称PC1600DDR200) 是指符合DDR1600标准的内存在100MHZ频率下运行可以得到200MHZ总线的频宽。该标准的内存只有64Bit，对于目前的PC系统而言，可提供1600MBS的频宽。DDR2100 (又称PC2100DDR266) 是指在符合DD

13、R2100准的内存在133MHZ频率下运行可以到266MHZ总线的频宽，其传输速度最大能达到2100MBS的频宽。最新： DDR 内存模块分为DDR4000 ：DDR4000 (又称PC4000DDR500) 是指在符合DDR4000标准的内存在250MHZ频率下运行可以到500MHZ总线的频宽，其传输速度最大能达到4000MBS的频宽。18只读存储器只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：用紫外光擦除，擦除后可编程；用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程并

14、允许用户多次擦除和编程nEEPROM（E2PROM）：）：采用加电方法在采用加电方法在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写nFlash Memory（闪存）：能够快速擦写的闪存）：能够快速擦写的EEPROM，但只能按块（但只能按块（Block）擦除擦除19半导体存储器芯片的结构半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据缓缓冲冲DBOE WE CS 存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片

15、内某个特定的存储单元定的存储单元 数据缓冲和读写控制逻辑数据缓冲和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作20 存储体存储体n每个存储单元具有一个唯一的地址，每个存储单元具有一个唯一的地址，可存储可存储1位（位片结构）或多位（字位（位片结构）或多位（字片结构）二进制数据片结构）二进制数据n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元的位数存储单元数存储单元的位数 M：芯片的芯片的地址线根数（字线数）地址线根数（字线数） N：芯片的芯片的数据线根数（位线数）数据线根数（位线数） 21 地址译码电路地

16、址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构22 数据缓冲和读写控制逻辑数据缓冲和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OE*n控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WE*n控

17、制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线231、存储容量：存储容量：由所能存放的字数及字长的乘积来表示，由所能存放的字数及字长的乘积来表示， 即存储容量即存储容量=字数字数字长。字长。 如：如：8位微机内存储器的容量多为位微机内存储器的容量多为64K字节。即字节。即64K8位，而位，而16位位微机内存储器的容量为微机内存储器的容量为640K8或或1M8位。位。32位微机内存储容位微机内存储容量多为量多为8M，16M，32M，64M以及以及128M字节即字节即8M8，16M8，32M8，64M8，128M8等。等。2

18、、存取速度：一般以存取时间和存取周期来描述。存取速度：一般以存取时间和存取周期来描述。 存取时间：存取时间：指从存取命令发出到操作完成所经历的时间。指从存取命令发出到操作完成所经历的时间。 存取周期：存取周期：指两次存储器访问所允许的最小时间间隔。指两次存储器访问所允许的最小时间间隔。 8086 - 120 ns 80386 - 70 ns 奔腾奔腾 - 60 ns MMX,PII - 10 60 ns半导体存储器的主要技术指标半导体存储器的主要技术指标243、可靠性：可靠性：指存储器对电磁场及温度等变化的抗干扰性。指存储器对电磁场及温度等变化的抗干扰性。 平均无故障时间（平均无故障时间（MT

19、BF，mean time between fault）为几千小时以上。为几千小时以上。 4、 制作工艺：决定了存取速度、功耗、集成度等指标。制作工艺：决定了存取速度、功耗、集成度等指标。 集成度：位片集成度：位片 功耗：功耗：mW/位（位（NMOS工艺）工艺） 或或 uW/位（位（CMOS工艺）工艺）主要技术指标（续）主要技术指标（续）25随机存取存储器随机存取存储器静态静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 216426静态静态RAMnSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路n每个基本存储单元存储一位二进制数每个基本存储单元

20、存储一位二进制数n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）n每个存储单元具有一个地址每个存储单元具有一个地址27六管基本存储电路，可存放一位二进制信息。六管基本存储电路，可存放一位二进制信息。28通常可以简化成一个存储单元的的基本型： 字线用来选中存储单元，位线用来读出或写入数据。29 静态静态RAM的结构的结构 30SRAM芯片芯片2114n存储容量为存储容量为10244n18个个引脚：引脚：n10根地址线根地址线A9A0n4根数据线根数

21、据线I/O4I/O1n片选片选CS*n读写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND31SRAM 2114的读周期的读周期数据数据地址地址TCXTODTTOHATRCTATCODOUTWECSnTA读取时间读取时间从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上nTRC读取周期读取周期两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间32SRAM

22、 2114的写周期的写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSnTW写入时间写入时间从写入命令发出到数据进入存储单元的从写入命令发出到数据进入存储单元的时间时间写信号有效时间写信号有效时间nTWC写入周期写入周期两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔有效地址维持的时间有效地址维持的时间33SRAM芯片芯片6264n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1

23、*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615n其余还有其余还有6116（2K8）、62128（16K8）62256（32K8）n课程实验平台使用了课程实验平台使用了2片片61c256（32k x 8）构成）构成系统的系统的64k基本内存基本内存35动态动态RAMnDRAM的基本存储单元是单个场效应管的基本存储单元是单个场效应管及其极间电容及其极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对一行的存储单元进行刷新每次同时对一

24、行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个字节存储单元具有一个地址每个字节存储单元具有一个地址36 单管动态单管动态RAM存储电路存储电路 也可以简化成和也可以简化成和SRAM相同的基本形式相同的基本形式（存储单元的基本型）。（存储单元的基本型）。37DRAM芯片芯片4116n存储容量为存储容量为16K1n16个个

25、引脚：引脚：n7根地址线根地址线A6A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816151413121110938DRAM 4116的读周期的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开有效，开始

26、传送行地址始传送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有有效，传送列地址，效，传送列地址，CAS*相当于相当于片选信号片选信号n读写信号读写信号WE*读有效读有效n数据从数据从DOUT引脚输出引脚输出39DRAM 4116的写周期的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送n行地址选通信号行地址选通信号RAS*有效，开有效，开始传送行地址始传送行地址n随后，列地址选通信号随后，列地址选通信号CAS*有有效，传送列地址效，传送列

27、地址n读写信号读写信号WE*写有效写有效n数据从数据从DIN引脚进入存储单元引脚进入存储单元40DRAM 4116的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新n行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址n列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址n芯片内部实现一行存储单元（共芯片内部实现一行存储单元（共128个单元）的刷新个单元）的刷新n没有数据从输入输出没有数据从输入输出n存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新nDRAM必须每隔固定

28、时间就刷新必须每隔固定时间就刷新（PC/XT机要求机要求2ms内进行内进行128次刷次刷新）新）41DRAM芯片芯片2164n存储容量为存储容量为64K1n16个个引脚：引脚：n8根地址线根地址线A7A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110942只读存储器只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AE

29、EPROM 2864A43ROM通常可以分为以下几类：通常可以分为以下几类：一、一、 掩模掩模ROM 掩模掩模ROM的基本原理可用下图给出的的基本原理可用下图给出的44 MOS ROM来说明。来说明。 元44n在进行读操作时，根据地址码在进行读操作时，根据地址码A1A0状态译码后，对应状态译码后，对应字线为高电平，与该字线相连的字线为高电平，与该字线相连的MOS 管导通，相应位管导通，相应位线为低电平，其它位线为高电平。线为低电平，其它位线为高电平。 45二、二、 可编程可编程ROM (PROM) 可编程只读存储器（可编程只读存储器（Programmable ROM）的基本存储电路的基本存储电

30、路为一个晶体管。晶体管的集电极接为一个晶体管。晶体管的集电极接Vcc，它的基极连接行线（字它的基极连接行线（字线），发射极通过一个熔丝与列线（位线）相连。线），发射极通过一个熔丝与列线（位线）相连。01熔断熔断46三、可编程可擦写三、可编程可擦写ROM (EPROM) 紫外线可擦除可编程的存储器的基本存储电路由一个浮置栅紫外线可擦除可编程的存储器的基本存储电路由一个浮置栅雪崩注入雪崩注入型型MOS（FAMOS）管管T2和一个普通和一个普通MOS 管管T1串联组串联组成。其中成。其中FAMOS管作为存储器件用，而另一个管作为存储器件用，而另一个MOS管则作为地管则作为地址选择用，它的栅极受字线控

31、制，漏极接位线并经负载并接到址选择用，它的栅极受字线控制，漏极接位线并经负载并接到VCC。 47（1）原始状态（2）写入数据（3）紫外线擦除（4）清除数据48四、可编程可电擦写四、可编程可电擦写ROM (EEPROM) E2PROM的特点的特点 E2PROM（Electric Erasable PROM）即即电可擦除可编程只读存储器，它突出的优点是电可擦除可编程只读存储器，它突出的优点是在线擦除和改写，较新的在线擦除和改写，较新的E2PROM产品在写入产品在写入时能自动完成擦除，且不需用专门的编程电源，时能自动完成擦除，且不需用专门的编程电源，可以直接使用系统的可以直接使用系统的+5V电源。电

32、源。 E2PROM既具有既具有ROM的非易失性的优点，的非易失性的优点，又能像又能像RAM一样随机地进行读写，每个单元一样随机地进行读写，每个单元可重复进行一百万次以上的改写，保留信息的可重复进行一百万次以上的改写，保留信息的时间长达时间长达10年以上，不存在年以上，不存在EPROM在日光下在日光下信息缓慢丢失的问题。信息缓慢丢失的问题。49EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一般使用专门的编程器（烧写器）一般使用专门的编程器（烧写器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出

33、厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息050EPROM芯片芯片2716n存储容量为存储容量为2K8n24个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线DO7DO0n片选片选/编程编程CE*/PGMn读写读写OE*n编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss51EPROM芯片芯片2764n存储容量

34、为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161552EPROM芯片芯片272561 12 23 34 45 56 67 78 89 9101011111212131314141515161617171818191920202121222223232

35、4242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图53EEPROMn用加

36、电方法，进行在线（无需拔用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除下，直接在电路中）擦写（擦除和编程一次完成）和编程一次完成）n有字节擦写、块擦写和整片擦写有字节擦写、块擦写和整片擦写方法方法n并行并行EEPROM：多位同时进行多位同时进行n串行串行EEPROM：只有一位数据线只有一位数据线54EEPROM芯片芯片2817An存储容量为存储容量为2K8n28个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*n状态输出状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2

37、GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120191817161555EEPROM芯片芯片2864An存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND1234567891011121314282726252423

38、2221201918171615n典型的典型的EPROM电路还有：电路还有：2716(2K8)、2732(4K8)、27128(16K8)、27256(32K8)n典型的典型的EEPROM电路有：电路有：2816、2817、2864n课程实验平台使用了课程实验平台使用了2片片w27c512（64k x 8）EEPROM存放监控程序等存放监控程序等57Flash MemorynAT29C040An存储结构：存储结构：512K8n有有19个地址引脚个地址引脚A18A0n8个数据引脚个数据引脚I/O7I/O0n3个控制引脚个控制引脚n片选片选CS*n输出允许输出允许OE*n写允许写允许WE*n扇区（

39、扇区（256字节）擦写字节）擦写n查询擦写是否完成查询擦写是否完成58高速缓冲存储器接口 思路: 在引入高速缓冲存储器的系统中，内存由两级存储构成。一级是采用高速静态RAM芯片组成的小容量存储器，即Cache；另一级是用廉价的动态RAM芯片组成的大容量主存储器。 程序运行的所有信息存放在主存储器内，而高速缓冲存储器中存放的是当前使用最多的程序代码和数据，即主存中部分内容的副本。CPU访问存储器时，首先在Cache中寻找，若寻找成功，通常称为“命中”，则直接对Cache操作；若寻找失败，则对主存储器进行操作，并将有关内容置入Cache。 引入Cache是存储器速度与价格折衷的最佳方法。59CPU

40、地址索引机构置换控制器高速缓冲存储器主存段（页）地址高位地址低位地址地址总线数据总线Cache结构框图60n图中高速缓冲存储器用于存入要访问的内容，即当前访问图中高速缓冲存储器用于存入要访问的内容，即当前访问最多程序代码和数据；最多程序代码和数据；n地址索引机构中存放着与高速缓冲存储器内容相关的高位地址索引机构中存放着与高速缓冲存储器内容相关的高位地址，当访问高速地址，当访问高速缓冲存储器命中时，用来和地址总线上缓冲存储器命中时，用来和地址总线上的低位地址一起形成访问缓冲存储器地址；的低位地址一起形成访问缓冲存储器地址；n而置换控制器则按照一定的置换算法控制高速缓冲存储器而置换控制器则按照一定

41、的置换算法控制高速缓冲存储器中内容的更新。中内容的更新。61一、地址映象方式一、地址映象方式1. 1. 全相联映象方式全相联映象方式n 从主存中将信息调入缓冲存从主存中将信息调入缓冲存储器通常是以储器通常是以“页页”为单位为单位进行的。为了准确寻址，必进行的。为了准确寻址，必须将调入页的页地址编码全须将调入页的页地址编码全部存入地址索引机构中。部存入地址索引机构中。n主存中的每一个字块可映像到Cache任何一个字块位置上 第第块块第第块块第第 2N-1 块块 第第块块第第块块Cache 主主存存第第 2M-1 块块 图图（5 5. .2 28 8） 全全相相联联映映像像622 2 直接映象方式

42、直接映象方式 规定缓存中各页只接收规定缓存中各页只接收主存中相同页号内容的副本，主存中相同页号内容的副本，即不同段中页号相同的内容即不同段中页号相同的内容只有一个能复制到缓存中去。只有一个能复制到缓存中去。这种映象的限制使对高速缓这种映象的限制使对高速缓存的寻址变得相当简单，在存的寻址变得相当简单，在地址索引机构中只要存入地地址索引机构中只要存入地址的段号即可。址的段号即可。 每个主存地址映像到Cache中的一个指定地址的方式称为直接映像。第第块块第第块块块块第第 22N-1 第第 2N-1 块块第第 2N 块块第第 2N-1块块第第块块第第块块C Ca ac ch he e 主主存存图图(

43、(5 5. .2 29 9) ) 直直接接映映像像633 3 分组相联映象方式分组相联映象方式 分组相联映像将存储空间分成若干组，是直接映像，而则是全相联映像。二、地址索引机构二、地址索引机构 索引结构一般采用按内容存取的相联存储器索引结构一般采用按内容存取的相联存储器（CAMCAM）实现。实现。64三、置换控制策略三、置换控制策略n 在在Cache中，选择置换策略追求的目标是获得最高的中，选择置换策略追求的目标是获得最高的命中率。目前使用的策略有先进先出命中率。目前使用的策略有先进先出（FIFO）策略和策略和最近最少使用（最近最少使用（LRULRU）策略。策略。n FIFO 策略选择最早装入

44、高速缓存的页作为被置换的页。策略选择最早装入高速缓存的页作为被置换的页。n LRU 策略选择策略选择CPUCPU最近最少访问的页作为被替换的页。最近最少访问的页作为被替换的页。nIntel 公司的公司的8048680486微处理器的片内微处理器的片内CacheCache一般在一般在116KB之间。有些具有之间。有些具有RISCRISC结构的微处理器片内结构的微处理器片内CacheCache已达已达3232KBKB。有的微机了为提高性能，除了片内有的微机了为提高性能，除了片内CacheCache之处，之处，还增设一个片外的二级还增设一个片外的二级CacheCache，其容量一般在其容量一般在25

45、6256KBKB以以上。上。65虚拟存储器简介虚拟存储器简介n虚拟存储器建立在虚拟存储器建立在“主存主存辅存辅存”层次，层次，它能使计算机具有辅存的容量，接近于主它能使计算机具有辅存的容量，接近于主存的速度存取，使程序员可以按比主存大存的速度存取，使程序员可以按比主存大得多的空间来编制程序，即按虚拟空间编得多的空间来编制程序，即按虚拟空间编址。从原理角度看，主存址。从原理角度看，主存辅存层次和辅存层次和Cache主存层次有很多相似之处。它们主存层次有很多相似之处。它们采用的地址变换及映像方法和替换策略，采用的地址变换及映像方法和替换策略，从原理上看是相同的。从原理上看是相同的。66n在采用磁盘

46、作为辅助存储器后，可以在存储管理部在采用磁盘作为辅助存储器后，可以在存储管理部件和操作系统的存储管理软件的支持下，使用户获件和操作系统的存储管理软件的支持下，使用户获得一个很大的编程空间，其容量大大超过真实的主得一个很大的编程空间，其容量大大超过真实的主存储器。这个在用户界面上看到的存储器，被称为存储器。这个在用户界面上看到的存储器，被称为虚拟存储器（虚拟存储器（Virtual Memory），简称），简称VM。这时。这时用户可以使用较长的地址编程，这种地址是面向程用户可以使用较长的地址编程，这种地址是面向程序的需要，而不必考虑程序将来在主存中的实际位序的需要，而不必考虑程序将来在主存中的实际

47、位置，因而称为逻辑地址，也称为虚地址。置，因而称为逻辑地址，也称为虚地址。CPU可以可以按虚地址访问的空间甚至可达到整个辅存容量。按虚地址访问的空间甚至可达到整个辅存容量。67n在计算机系统实际运行中，所编程序和数据在操在计算机系统实际运行中，所编程序和数据在操作系统管理下，先送入磁盘，然后操作系统将当作系统管理下，先送入磁盘，然后操作系统将当前即需运行的部分调入内存，供前即需运行的部分调入内存，供CPU操作，其操作，其余暂不运行的部分留在磁盘中。随程序执行的需余暂不运行的部分留在磁盘中。随程序执行的需要，操作系统自动按一定替换算法进行调度，将要，操作系统自动按一定替换算法进行调度，将当前暂不

48、运行部分调回磁盘，将程序需要的模块当前暂不运行部分调回磁盘，将程序需要的模块由磁盘调入主存。由磁盘调入主存。nCPU执行程序时，需将程序提供的虚地址变换执行程序时，需将程序提供的虚地址变换为主存的实际地址（实地址、物理地址）。一般为主存的实际地址（实地址、物理地址）。一般是先由存储管理部件判断该地址的内容是否在主是先由存储管理部件判断该地址的内容是否在主存中，若已调入主存，则通过地址变换机制将虚存中，若已调入主存，则通过地址变换机制将虚地址转换为实地址，然后访问主存的实际单元。地址转换为实地址，然后访问主存的实际单元。若尚未调入主存，则通过缺页中断程序，以页为若尚未调入主存，则通过缺页中断程序

49、，以页为单位调入或实现主存内容调换。单位调入或实现主存内容调换。 6869半导体存储器与半导体存储器与CPU的连接的连接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口70存储芯片与存储芯片与CPU的连接的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线存储芯片地址线的连接存储芯片地址线的连接n芯片的地址线通常应全部与系统的低位地芯片的地址线通常应全部与系统的低位地址总线相连址总线相连n寻址时，这部分地址的译码是在存

50、储芯片寻址时，这部分地址的译码是在存储芯片内完成的，我们称为内完成的，我们称为“片内译码片内译码”n系统地址线的高位参与系统地址线的高位参与“片选片选”片内译码片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全0全1000000000000000000010000000010111111110111111111101111111111范围（16进制)A9 A0译码和译码器译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一“有效输出有效输出”的过程的过程n译码电路可以使用门电路组合逻辑译码电路可以使用门电路组合逻辑n译码电路

51、更多的是采用集成译码器译码电路更多的是采用集成译码器n常用的常用的2:4译码器：译码器： 74LS139n常用的常用的3:8译码器：译码器： 74LS138n常用的常用的4:16译码器：译码器：74LS154存储器的地址选择存储器的地址选择n全译码选择方式全译码选择方式n部分译码选择方式部分译码选择方式n线性选择方式线性选择方式(1)全译码选择方式全译码选择方式A15 A14A13A16CBAG1LS138 2764A19A18A17A12A0CEY6G2AG2BIO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12 A0A19A18A17A

52、16A15A14 A13n全译码：所有的系统地址线均参与对存储单元的译全译码：所有的系统地址线均参与对存储单元的译码寻址，包括码寻址，包括n片内译码片内译码：低位地址线对芯片内各存储单元的译码寻址低位地址线对芯片内各存储单元的译码寻址n片选译码片选译码：高位地址线对存储芯片的译码寻址高位地址线对存储芯片的译码寻址n采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的，的，不不存在地址重复存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多(2)部分译码选择方式部分译码选择方式138A17 A16A11A0A14 A13A12(4)(3)(2)

53、(1)2732273227322732CBAG1G2AG2BIO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11 A0一个可用地址123410101010000001010011全0 全1全0 全1全0 全1全0 全120000H 20FFFH21000H 21FFFH22000H 22FFFH23000H 23FFFHn部分译码部分译码：只有部分高位地址线参与对存储芯片只有部分高位地址线参与对存储芯片的译码的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址(地址重复），需要地址重复），需要选取一个可用地址选取一个可用地址n可简化译码电路的设计可简化译码电路的设

54、计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费（3 3）线性选择方式）线性选择方式A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12 A0一个可用地址121 00 1全0 全1全0 全104000H 05FFFH02000H 03FFFHA14 A13不能同时为不能同时为0n线选译码：线选译码：只用少数几根高位地址线进行芯片的只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）译码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n会出现地址重复（一个存储单元对应多个存储地会出现地

55、址重复（一个存储单元对应多个存储地址）址）78片选端译码小结片选端译码小结n在系统中，存储芯片的片选控制端主在系统中，存储芯片的片选控制端主要与地址发生联系：包括要与地址发生联系：包括地址空间的地址空间的选择选择（接系统的（接系统的IO/M*信号）和信号）和高位高位地址的译码选择地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗内部的输出驱动机制，起到降低功耗的作用的作用内存的扩展内存的扩展n位扩展位扩展 增加字长（每个存储单元的位数）增加字长（每个存储单元的位数）n字扩展字扩

56、展 增加存储器容量（存储单元数）增加存储器容量（存储单元数） 存储器的数据线及控制线的连接u位扩展位扩展n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩展位扩展”2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEo 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数o

57、其它连接都一样o 这些芯片应被看作是一个整体o 常被称为“芯片组”位位扩扩展展u字扩展字扩展n存储系统常需利用多个存储芯片扩充容量，存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围也就是扩充了主存储器地址范围n这种扩充简称为这种扩充简称为“地址扩展地址扩展”或或“字扩展字扩展”n进行进行“地址扩展地址扩展”，需要利用存储芯片的片，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址选端对多个存储芯片（组）进行寻址n这个寻址方法，主要通过将存储芯片的片选这个寻址方法，主要通过将存储芯片的片选端与译码器的输出端相关联来实现端与译码器的输出端相关联来实现地址扩充（字扩展）地址扩充（

58、字扩展）片选端片选端D7D0A19A10A9A0A9A0D7D0CE1K8（2）A9A0D7D0CE译码器000000000000000000011K8（1）举举 例例存储器设计系统连线图为：存储器设计系统连线图为：思考题：思考题： 1、若将、若将6264的片选信号接入的片选信号接入Y4、Y5端，地址将如何端，地址将如何 变化？变化？2、将、将A16、A17的的或门或门改为改为与非门与非门，地址又如何变化？，地址又如何变化？AY0BY1CY2G1Y3G2AY4G2BY574LS138Y6Y7A11A12A13A14&A19A15RAMROMA10A0o 例例:写出下图中RAM和ROM各

59、自的存储容量以及地址范围A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0RAM1111110100101010101010101010101ROM1111111100101010101010101010101RAM=211=2KROM=211=2KRAM:FD000H | FD7FFHR0M:FF000H | FF7FFH11110000 010101010101010101010101012#1110001 01010101010101010101010101A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A

60、4A3A2A1A08K88K8例：写出例：写出y0*y7*分别被译中时的地址范围分别被译中时的地址范围D15D8例：例：用1K8的RAM芯片构成4KB的存储器,安排在64K空间的最低位置,共16根地址线,则4K芯片占用的地址空间如下，画画连线图。连线图。100000001010101010101010101200000101010101010101010101300001001010101010101010101400001101010101010101010101A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A01#: 000003FFH2#: 040007FFH3#