FPGA仿真流程

1、QuartusII的设计流程图IT由黑热煤J的设计施程-QuartusII软件的使用方法设计输入1.建立工程任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库(WorkLibrary)。一般,不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。首先建立工作库目录，以便存储工程项目设计文件。在D盘下新建文件夹并取名Mydesign。双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1-2所示。使用NewProjectWizard可以为工程指定工

2、作目录、分配工程名称以及指定最高层设计实体的名称，还可以指定要在工程中使用的设计文件、其他源文件、用户库和EDA工具，以及目标器件系列和具体器件等。在此要利用“NewPrejectWizard'工具选项创建此设计工程,并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等(1)打开建立新工程管理窗。选择菜单FilefNewPrejectWizard命令，即弹由工程设置”对话框(图1-3),以此来建立新的工程。# Quartus IIFileEdit ¥i evf Proj ect issi grunents Fjoces5iiig 工qIs Tindow Help

3、图1-3建立新工程在单击图1-3后，由现了设置工程的基本信息，如图1-4所示。单击此对话框最上一栏右侧的“”按钮，可以选择工程存放在硬盘上的位置，此例中将工程放在D盘Mydesign文件夹下。这三行的第一行的d:Mydesign表示工程所在的工作库文件夹；第二行的half_add表示此项工程的工程名，工程名可以取任何其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名；第三行是当前工程顶层文件的实体名，这里即为half_add。NstProjectVizard:Directory,国ske.Top-LevelEirt£typWhatis曲已出dikingdirec

4、toryforthispioject?D二.M也叼工程所在的一非用文件夫What位tlienameoftkiiscroject?、国G面“.Whatis：thenameMhetap>-leveldesignentitykrthHproieet?Ihi$nsnre吟casesrt;itr&可ndmuaexactlymitcfitheentitynameinth号designfife.HH<add当前工程顶层文件的实体名上转E疝thgProjectSetting?.£f.ekM&KtFiidsh|取消图1-4设置工程的基本信息“(2)将设计文件加入工程中。单击

5、图1-4中的Next按钮,弹由对话框如图1-5所示，在对话框中单击Filename右侧的“”按钮，可以将与工程相关的所有VHDL文件(如果有的话)加入进此工程，此工程文件加入的方法有两种：第1种方法是单击“Add”按钮，从工程目录中选由相关的VHDL文件；第2种方法是单击AddAll按钮，将设定的工程目录中的所有VHDL文件加入到工程文件栏中。如果还没有建立VHDL文件，就直接点击“Next”即可。(3)选择目标芯片。单击图1-5中Next按钮由现如图1-6的对话框用来选择目标芯片。首先在Family栏选芯片系列，在此选FLEX10K系列，并选择此系列的具体芯片EPF10K10LC84-4。在

6、“Targetdevice”选项下选择“Autodeviceselectedbythefitter”选项，系统会自动给所设计的文件分配一个器件。如果选择“SpecificdeviceselectedinAvailabledevices'list”选项，用户需指定目标器件。在右侧的“Filters”窗口“过滤”选择；Package表示封装；Pincout表示引脚数，此例选择84;Speedgrade表示速度等级，此例选择图i-6耨件类型选择(4)在图1-6中单击“Next”按钮后进入第三方工具选择对话框，如图1-7所示。用户可以选择所用到的第三方工具，比如ModleSim、Synplif

7、y等。在本例中并没有调用第三方工具，可以都不选.(5)在图1-7单击“Next”按钮后进入最后确认的对话框，如图1-8所示。建立的工程的名称、选择的器件和选择的第三方工具等信息，如果无误的话就可以单击“Finish'按钮，弹由如图1-9所示的窗口，在资源管理窗口可以看到新建的工程名称half_add。图工程信息概要人当工程建立好以后，我们就可以建立设计文件。下面我们以一个半加器的VHDL的设计，来演示在QuartusII如何实现VHDL语言输入。语言输入(1)建立文件。在图1-9中，单击“File”菜单下的“New”命令或者使用快捷键Ctrl+N，在弹由“New”对话框如图1-10所示

8、。在“DeviceDesignFiles”页面下双击“VHDLFile”选项(或选中该项后单击“OK”按钮)后建立新文件，如图1-11所示。图1-1。建立VHDL文本文件图1-11VHDL文本编辑窗口(2)输入程序。在图1-11中输入半加器的VHDL程序,如图1-12所示。规,7half_add.vhdK|LIBRARYLEEE?"USEIEEE.STI>_LOGIC_1164.ALL;ENTITYHkLF_ADD工£一PCIV门/1NeIT；S；Co；OUTBITENDHkLF_ADD;ARCHITECTUREONEOFTiALF_ADDISBEGIN5<=A

9、XORB'Co<=AW&B；ETTDOMEj图UN输入代妈"(3)保存文件。在图1-12中单击保存文件按钮，弹由对话框如图1-13,将输入的VHDL语言程序保存为文件，注意后缀名是.vhd,单击“保存”按钮即可保存文件，如图1-13。1-B保存文伴+(4)编译工程。在图1-11中单击水平工具条上的编译按钮，或选择菜单Processing下的StartComplilation,开始编译，并伴随着进度不断地变化，编译完成后的窗口如图1-14所示。如果编译过程由现错误，要将错误改正，保存后再次编译，直到编译无错误为止。到此在QuartusII软件中使用VHDL语言输入

10、完成，接下来是将保存好的VHDL语言程序进行仿真，在软件上验证VHDL语言描述的功能是否能够达到预期目的。二、设计仿真设计仿真的目的就是在软件环境下，验证电路的行为和思想是否一致。仿真分为功能仿真和时序仿真。功能仿真是在设计输入之后，综合和布局布线之前的仿真，不考虑电路的逻辑和门电路的时间延时，着重考虑电路在理想环境下的行为和预期设计效果的一致性。时序仿真是在综合、布局布线后，也即电路已经映射到特定的工艺环境后，考虑器件延时的情况下对布局布线的网络表文件进行的一种仿真，其中器件延时信息通过反向标注时序延时信息实现的。1.仿真文件的生成(1)建立矢量波形文件。在图1-14中，单击“File”菜单

11、下的“New”命令，在弹由的“New”对话框中选择“OtherFiles”页面，如图1-15。选择“VectorWaveformFile”后单击“OK”按钮，弹由如图1-16所示的矢量波形编辑窗口。NewDevicedesignFile|SoftwereFilesOthetFilesAHDLIncludeFileBlockSyrmbcilFileChainDescriptionFileHeaadecimdl(Inlel-Foirnat)FileMemoryInitlizationFieSignalTap11FileTdScriptFileTFileVectorWaveformFlieIOKCa

12、ncel图1-15建立矢量波形文件»QtJdrriihi19.JMq3ul0MKk.tr3,H4AIWcvrfarml.w!jrT k-1> :：。*皿U E ii1/ k。1/ <f,Q mitd考 GM二即试Jr"印 a rtVk£h il It毋前田 > X*Li®»txJip 'Lr* mp1.* .*1£ Tid«M l”<rMia.'il U-Td-WL >1* La<.1IMTCF«13S<1ib»'1P>#ca*wft

13、«ijE-gM0i，MWKm*wj国1，佰矢量渡能编辑胃口J(2)添加引脚或节点。在图1-16中，左键双击“Name”下方空白处，弹由"InsertNodeorBus”对话框，如图1-17所示。单击对话框“NodeFinder”按钮后，弹由“NodeFinder”对话框，如图1-18所示图1-17*InsertNode口rBos'对话框J困Fmc置对话酬在图1-18中，在“Filter”后面的方框里选择“Pin:all”，然后单击“List”按钮，在“NodeFound”栏中列由了设计中的所有的输入/输由引脚号,如图1-19所示。单击图1-19中的法按钮，所有列由的

14、输入/输由引脚号被复制到右边一侧。也可以根据情况选择部分引脚号复制到右边，方法是在左边选中想要的引脚号，单击上按钮即可选择好了引脚号后，单击“OK”按钮，返回“InsertNodeorBus”对话框,此时，在“Name”和“Type”栏里由现了“MultipleItems”项，如图1-20。单击“OK”按钮，选中的输入/输由引脚号都添加到矢量波形编辑窗口中,如图1-21所示，单击OK”按钮，进入矢量波形编辑窗口，如图1-22口noonsp_7!*I*5LKfenjEJEjtafetFqint目I一勺£中史*上1TrJw*Urw6GdJiUnsignedhCME巩煲圮£>

15、;H-但NDHM.TdSUnn-n9wdlrUnEpiedlrUnwwdlOUrwtwrMdl0iJTn山图141查找节点后的忖他uiEus'对话幅72,Il 扇 JUai7i eE!3c«11a9 330±1 Rl牝(MEHql«*rTtfmOH?.3M30各名C甘：H吐:1戏/3电ATF工®®II4addHir-W<i«r&rnn1IWWIVpRlr?KCtPddmjd£<iaQH«l_山M|®CommRtmhFtow:*zy,耐WhrrnlMRA奖与QMiv匕0：

16、1;：小：0工办：口?；口£口：口：口二31工0：，：0冷：剪:：口芯口：口工。：口二41工：。：口"0?。F?S触m3咨衿陋KS猛浓!帝够?？歆济诲SSWRffiRflRffiR解略RW；管3一口比.147:1*4_/*Ll.yi_fK1*Eb£l_ik-Lv-l-rtNJ.!_<dNyMilE_b44S-l.Ml4>4hlVUUt#才由仁詈城iqjCCillflLlr'I.l,番4frB*整-£.中上AI*laitLais.1icp.*4Card用:(.,14|QdpxLIET:.(a<EjthtijeiufciO-ltb3

17、1Hli0-c-s.i=11hPii"Xi:工Fill.mjaliHlas-jjrtaftucGfti'LtiJL:sir>ra.3rM-niSAfixftXE<*i!rfei>*Aw*eACtegwjtftrflX7WetMoe修*, w甫L可?工MUR由1-22添加节点后的矢量波毯斜辑窗口，(3)编辑输入信号并保存文件。在图1-22中单击“Name”下方的“A”，即选中该行的波形。在本例中将输入信号“A”设置为时钟信号，单击工具栏中的按钮，弹由“Clock”对话框，此时可以修改信号的周期、相位和占空比。设置完后单击“OK”按钮，输入信号“A”设置完毕。同

18、理设置其他输入信号“B”，最后单击保存文件按钮，根据提示完成保存工作，如图1-23所示。同时，为了方便读者熟悉其他波形编辑工具的使用，在图1-24中标注了其他波形编辑工具的功台匕目匕。Ad/aWefa/quartm$d4i*K_>ddHalf_4da(Wawrwilwwf)英观'，*EU1*AV«1j30>.0.MBO3B1BCttIBl9AJ-rw»t«809a$<ortRSR»5«WWS»5W%W»»5»KS5W«S!WS»!W!K«iRWW5W

19、5!W«W5SS«?»?Si:«w，a.rrnu.maoGle(AGf.aM-<3(.eM欠31“NIQ，Nt4y4119M3gbier«*1««1«iw，f3】,J<*«，t>4Ga*MW<«H»*<«»“02tPdItl<Itt««flf»><A»«LyM0<«atrfwld«tfr«ta.0*«»>&#

20、187;<«Xr，8IIFWlI。0e««82«rrwK0£j14人3«0人CwWimr人,8/MJMEl-23编辑输入信号在波形文件中添加注释修改信号的波形值，把选定区域的彼形更改成原值的相反值放大，缩小健，选中后按左键放大，右键缩小全屏显示被形文件在波形文件信号栏中查找信号名,可以快捷地找到持观察信号将信号栏中的名称用另一个名称来代替为选定的信号赋予未初始化状态为选定的信号赋予不定状态为选定的信号赋予。值为选定的信号赋予1值为选定的信号赋予高阻状态为选定的信号赋予弱信号为选定的信号赋予低电平为选定的信号赋予高电平为选定的信号

21、不进行赋值为选定信号赋原值的反相值专门设置时钟信号把选定的信号用一个时钟信号或是周期性信号来代替为总线信号赋值为选定的信号随机赋值i国L川波形编辑工具栏中各图标的功能，2.功能仿真功能仿真是忽略延时的仿真，是理想的仿真。接下来我们一起来进行设计的功能仿真。首先在图1-23中单击“Assignments”菜单下的“Settings”命令，如图1-25,单击左侧标题栏中的“Simulator”选项后，在右侧的“Simulationmode”的下拉菜单中选择“Functional”选项即可（软件默认的是“Timing”选项），单击“OK”按钮后完成设置。HalfoddC«te9Qfy.Gf

22、rwJUteiLbaietICuitHfttrdO*1M1 LDphorr.'£MTw(§嘘陵,CoMpiaiionP*«MtIg:+也岫邪悄HStj.豌意文*Fr婚$eti”TmwqArMetDLiAeuftAfitSipTAplFLo9cAnazer.阜3声呼与别mmj1l5四里1*PoMwPtiyP；m«品也加SH*ngs，、闻2日£闻5蝴呻国1-“ 设置仿其类型后需要生成功能仿真网络表。单击“Processing”菜单下的“GenerateFunctionalNetlist”命令后会自动创建功能仿真网络表，如图1-26所示。完成

23、后会弹由相应提示框，单击“确定”即可。最后单击按钮进行功能仿真，如图1-27所示。从图中可以看由仿真后的波形没有延时，半加器的两个加数作为输入信号，得到了对应的和与进位。rSp* 包都ii>- 6 #:-Um-iBifirB B 141114ml*f*=gk « *-C4itlOFr *«purtX«t C0H5*aUr* &OMRRfHENi SmjMoIwWChM根号臂帝W；曲泌的将柳XX中加浒帮张烈的范收冶iCmiuJ. G4，H. m k. ch -f a-LJ!,H4l!tLLEli!LIit-k iii'ii_nRtie£

24、;! HiHutS ar AiL4ai£4vfwa”M&kL_ti ju曰1 1Lh« I nliiJi*. 2 HE* FlIh 21_山 ttfTL -rikhrE7fh EWaRhmfji f i4."Wngi 人7AwnMitmri MltQriytft图1 比创基功能仿宜网绪表d X口 /，W-e叁> L»etL再出3 FfXs 学 &rrwr -忡M Mm=tar>iMiyr&fi i* FlktlWCi-RWifei-iiMI lilii二1|MLi|t. 103金TS3Amb5i.«lriDV

25、J& ixii* Ij 工u* 川hl*也&_血乜3口；|R Plla _4 a R I单ud。甘皿IId4dd.oddI3I.Add¥*1国1-27功自的真山3.时序仿真QuartusII中默认的仿真为时序仿真，在图1-23中直接单击仿真按钮即可。如果做完功能仿真后进行时序仿真，需要在“Assignments”“Settings”“Simulator”选项后,在右侧的“Simulationmode”的下拉菜单中选择“Timing'选项即可。仿真完成后的窗口如图1-28所示。观察波形，可以知道输入输出之间有一定的延时3 M /，iriA (Hr*1 人 fjK

26、 -FT 卜 Vfnng 人Qmt,J"« 心"* F t图1-2*时序仿真，厂 Oi«ul 必 II“叫3叶31，ciM - H川 U -伊R*peri -，时9鹏得E同ba 6* m* &g* 学加书* 1WAB闻3 阁超m三、引脚锁定引脚锁定是为了对所设计的工程进行硬件测试，将输入/输由信号锁定在器件的某些引脚上。单击“Assigments”菜单下的“Pins”命令，在弹由的对话框如图1-29所示，在下方的列表中列由了本项目所有的输入/输由引脚名。口 &S净电 n v而募地审&卡 OitiM li 4 alM M中STTui

27、RfrLII1 -山修广域已. JL超Wmsi力 I E ri|tc<*因L”选择要分配的引脚V在图1-29中，双击与输入端“A”对应的“Location”选项后弹由引脚列表，从中选择合适的引脚，则输入“A”的引脚锁定完毕。同理完成其他引脚的锁定，如图1-300四、编程下载编程下载是将本次设计所生成的文件通过计算机下载到实验箱里，来验证此次设计是否能够达到预期目的。需要进行以下几个步骤：1 .编译锁定引脚后必须再次编译，才能存储这些引脚锁定的信息，单击编译按钮执行编译。2 .配置下载电缆在“Tools”菜单下选择“Programmer”命令，或者直接单击工具栏上的按钮，弹由如图1-31所

28、示的页面。单击“HardwareSetup”按钮，弹由“HardwareSetup”对话框，如图1-32所示。单击“AddHardware”按钮设置下载电缆，弹由如图1-33所示的对话框。在“Hardwaretype”一栏中选择“ByteBlasterMVorByteBlasterII”后单击“OK”按钮，下载电缆配置完成。设置成如图1-34所示的选项后，单击“Close”按钮即可。一般情况下，如果下载电缆不更换，一次配置就可以长期使用，不需要每次都设置。ElardvareSetupHardwareSettings|JIAGSettingsSelectaprogramminghardwares

29、etuptousewhenprogrammingdevices.Thisprogramminghardwaresetupappliesonlytothecurrentprogrammerwindow.Currentlyselectedhardware;|NoHardwareClose图132设置褊程器对话框，mi-33选择下载电缆jHardwareSetupHark ar 自5包t tin空Ssitings :MastefBIaster C0M1 Selectaprogranaminghanderesetuplousewhenprograrmraingdevices.Thisprogrammi

30、nghardwaresetupappliesonlyIdthecurrentpiogrammErwindow.Currentlyselededhardware:Availablehardwareitems:Hardware$er/er'：Port-"W丫tvr-'IiAddHardware.1ByleBlaiteiMASterBladerLocalLocalLPT1C0M1RemoveHaFdvjare|Clowe图1.34下载电皴选捏完成+3 .下载模式JTAG模式是软件的默认下载模式，相应的下载文件为“.sof”格式。在“Mode”一栏中还可以选择其他的下载模式，

31、例如，PassiveSerial、ActiveSerialProgramming和In-SocketProgramming。勾选图1-31中下载文件右侧的第一个小方框，也可以根据需要勾选其他的小方框。将下载电缆连接好后，单击“Start”按钮计算机就开始下载编程文件，这样在实验箱上就可以验证实验效果了。到这里，我们都演示了QuartusII软件的全部使用过程，从建立工程，VHDL语言设计输入，设计仿真到编程下载都演示了一遍，读者跟着上面的操作，就能够到达最后的程序下载，在EDA实验箱上看到最终的效果。五、原理图输入(1)建立文件。在图1-9中，单击“File”菜单下的“New”命令或者使用快捷

32、键Ctrl+N，在弹由“New”对话框如图1-35所示。在“DeviceDesignFiles”页面下双击“BlockDiagram/SchematicFile”选项(或选中该项后单击“OK”按钮)后建立新文件，如图1-36所示。MewDeviceDesignFJes)小玲Fil&i|OtheiFries|'AHDLFile旦口,目型步MH哼旗'心七.EDIFFiDVailogHDLFileVHOLRIeDKCanceF图1-节新建原理图，的表幅块文件十QuatIusII-dJaltera/<uarlus5Qltifllf©ddHalfadd-Block

33、l.bdf如豆*岁M日财tPtKesirfiaLoot野M出*图 ElrcKl.bdt< I&!直必口信”0*iHalCadd二3注，嘘5秒一文字编辑工具j摩加一个图表楔块.f画垂直和水平的总统K选中此单修动图盘元件时.脚位与连塔不断开选中后，单击晴标左健为放大.单击的右撰为细小或找节点、急和元件等:_选重.移动,复制时#1,是最基本且常用的动能添加工程中所需要的各肿原理的函数和将夸-国垂直和水平连绵同时可以定义节点每栋：,：!:：用于模块之间的连接和映射选中后*可以选择曷部连线T-二工，：二:金屏姓示原理图编辑器窗口即_卜一一分别糠形.圆形、直编口弧残工具-图1-弘图形铜辑窗口1（2）在图1-36中对常用的工具栏功能进行了标注，以帮助读者更好地使用这些工具。在图1-36的图形编辑窗口的空白处双击鼠标左键（或在编辑工具栏单击工具条），弹由如图1-37所示的选择电路符号对话框，选中“primitives”一“logic”“xor”（或在“Name”输入编辑框中输入“xor”）后，单击“OK”按钮。此时，光标上与符号连在一起，可以移动光标，将符号移动到合适的位置，如图1-38。同理，在图中放置一个“and2”符号，在“primitives”“pin”下选择“input”和“output”两中符号，分别放两个，如图