实验三--组合逻辑电路

1、实验三组合逻辑电路 ( 常用门电路、译码器和数据选择器)一、实验目的1掌握组合逻辑电路的设计方法2了解组合逻辑电路的冒险现象与消除方法3熟悉常用门电路逻辑器件的使用方法4熟悉用门电路、74LS138 和 74LS151 进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图3.1 所示。逻辑问逻 辑选定器将函数逻 辑题抽象真值表件类型式化简电路图图3.1组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体

2、的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。2. 组合电路的竞争与冒险 （旧实验指导书 P17 20）（二）常用组合逻辑器件1四二输入与非门 74LS0074LS00 为双列直插14 脚塑料封装，外部引脚排列和内部逻辑结构如图3.2 所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。141312111098VCC&&&&GND1234567图 3.2 74LS00引脚排列及内部逻辑结构2二四输入与非门74LS2074LS20 为双列直插 14 脚塑料封装，外部引脚排列和内部逻辑结构如图 3.3 所示。它

3、共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。141312111098VCC&&GND1234567图 3.3 74LS20引脚排列及内部逻辑结构3四二输入异或门74LS8674LS86 为双列直插14 脚塑料封装，外部引脚排列和内部逻辑结构如图3.4 所示。它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。141312111098VCC=1=1=1=1GND1234567图 3.4 74LS86引脚排列及内部逻辑结构3 3线 8线译码器 74LS13874LS138是集成 3线 8线译码器，其功能表见表 3.1 。它的输出表达式为YiG1G2 A G

4、2B mim是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138（ i 0， 1， 7； i为双列直插 16脚塑料封装，外部引脚排列如图3.5 所示。表3.1 74LS138的功能表输入输出端控 制 端输 入 端G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70×××××11111111×1××××11111111××1×××11111111100000011111111000011011111110001011

5、0111111000111110111110010011110111100101111110111001101111110110011111111110161514131211109VYYYYY4YYCC01235674LS138ABCG2AG2BG1Y7GND12345678图3.574LS138引脚排列4 8选1数据选择器 74LS15174LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择 D0 D78个数据源，具有两个互补输出端，同相输出端Y和反相输出端 W。其功能表见表3.2 ，外部引脚排列如图3.6 所示。它的同相iDi 是数7输出表达式为（m是最小项；Y

6、G据输入），它能够实现任何三变量的逻辑函数。mDiii 0表 3.2 74LS151 的功能表输入输出使能地址选 择GCBAYW1×××010000D0D 00001D1D 10010D2D 20011D3D 30100D4D 40101D5D 50110D6D 60111D7D 7161514131211109VCCD4D 5D 6D 7ABC74LS151D 3D 2D1D 0YWGGND12345678图 3.674LS151引脚排列三、实验设备与器件设备： THHD-2型数字电子技术实验箱、示波器器件： 74LS00、74LS20、 74LS86、74LS

7、138、 74LS151四、实验内容及步骤1 设计一个监测信号灯工作状态的逻辑电路 ，每一组信号灯由红、黄、绿三盏构成，其正常工作状态如图 3.7 所示，其余状态为故障状态，故障状态时要发出报警信号。要求用 74LS151 实现电路。代表灯亮代表灯灭RYGRYGRYG图 3.7 正常工作状态(1) 逻辑抽象。红、黄、绿三盏信号灯的状态为输入变量，分别用R、Y、 G表示，并规定灯亮时为1，灯灭时为 0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为 0，发生故障时 Z为 1。(2) 列真值表于表 3.3 。(3) 选定逻辑器件。按题目中要求，用74LS151实现(4) 将函数式化简、变换

8、。根据真值表填卡诺图化简，并将化简结果进行变换，变换成“与非”形式。(5) 画出逻辑电路图。(6)连线与验证。按照逻辑电路图和器件的引脚图连接电路，并对电路进行静态和动态测试，消除冒险现象。表 3.3 真值表RYGZ0000010100111001011101112 实现一位全加器。(1) 按照组合逻辑电路的一般设计步骤，用基本门电路（ 74LS00、74LS20、74LS86）实现一位全加器。(2) 用异或门和与非门实现(3) 用1片 74LS138和 1片74LS20实现一位全加器。用 2片74LS151实现一位全加器。3 用 74LS151 和 74LS138 组成 8 通道传输系统。要

9、求：将某路信号先送入74LS151 的某个数据输入端，再通过地址选择将信号输出，然后将此输出接入74LS138 的某个使能端，再通过地址选择将信号从相应地址输出端输出。试画出设计电路，并监测电路功能。在CBA 000 111 八种状态下，在地址码对应的输入端加f 1KHz的脉冲信号，用示波器观察和记录该输入端及地址码对应的输出端的波形。4 用74LS151 和 74LS138 组成3 位并行数码比较器，被比较的3 位二进制数自拟。五、实验报告1 实验预习（ 1） 熟练掌握组合逻辑电路设计的一般步骤。（ 2） 了解 74LS00、74LS20、74LS86、74LS138、74LS151的功能表、引脚图和使用注意事项，熟练掌握使用它们实现逻辑函数的方法。（ 3） 完成实验的预习报告，包括：实验目的、实验设备、布置实验内容及步骤、原始数据记录表格及图形。2 实验及数据处理（ 1） 根据布置实验