基于FPGA的转速测量系统设计

1、摘 要本文叙述了转速测量的原理及转速测量的几种常用方法，分析了各种方法在测量上的原理和特性，设计出一种基于FPGA的等精度测速系统。详细阐述了等精度测速系统的工作原理和速度采集方法，并进行了方案论证和误差分析。硬件系统主要由脉冲信号产生、脉冲信号处理和显示模块组成。软件部分采用VHDL语言实现各功能模块设计，在Quartus开发平台上进行仿真、测试。结果证实该方法具有电路简单、速度快、精度高、稳定性好等优点。具有一定的应用价值。关键词：转速测量 等精度 FPGA ABSTRACTThis article narrated the tachometric survey principle and

2、 tachometric survey several commonly used methods, has analyzed each method in the survey principle and the characteristic, designs one kind based on FPGA and so on precisions to measure the fast system. Elaborated in detail and so on precisions measured the fast system's principle of work and t

3、he speed gathering method, and has carried on the project concept demonstration and the error analysis. The hardware system mainly has, signal impulse processing and the display module by the signal impulse is composed. The software part uses the VHDL language to realize various functional module de

4、sign, in QuartusDevelops in the platform to carry on the simulation.The result confirmed that this method has the electric circuit to be simple, the speed is quick, the precision is high, stability good and so on merits. Has certain application value.Key words: Speed Measurement Precision FPGA目 录第一章

5、 绪论11. 1转速测量系统的发展11. 2转速测量在国民经济中的应用11. 3课题研究目的和意义2第二章 FPGA技术介绍42.1 FPGA概述及特点42.2 FPGA设计语言介绍52.3 Quartus II介绍7第三章 基于FPGA的转速测量原理93.1 转速测量原理93.2 转速测量方法93. 3 测量系统的构成113.3.1 转速信号采集123.3.2 整形电路123.3.3 FPGA133.3.4 显示电路13第四章 等精度测速原理144.1 等精度测频原理及误差分析144.2 基本性能指标17第五章 硬件电路设计185.1 FPGA电路设计185.1.1 光电传感器185.1.2

6、 整形电路185.1.3 EPlC6Q240C8N芯片介绍195.2 FPGA测频主系统195.3 专用模块测试控制信号说明205.4 液晶显示介绍21第六章 软件设计226.1 FPGA功能模块226.1.1 测频/测周期的实现226.1.2 计数模块设计236.1.3 控制模块设计236.1.4 脉宽宽度测量和占空比测量模块设计246.2 FPGA整体仿真25结论26参考文献27第一章 绪论1. 1转速测量系统的发展目前国内外测量电机转速的方法很多，按照不同的理论方法，先后产生过模拟测速法（如离心式转速表、用电机转矩或者电机电枢电动势计算所得）、同步测速法（如机械式或闪光式频闪测速仪）以及

7、计数测速法。计数测速法又可分为机械式定时计数法和电子式定时计数法。传统的电机转速检测多采用测速发电机或光电数字脉冲编码器，也有采用电磁式（利用电磁感应原理或可变磁阻的霍尔元件等）、电容式（对高频振荡进行幅值调制或频率调制）等，还有一些特殊的测速器是利用置于旋转体内的放射性材料来发生脉冲信号。其中应用最广的是光电式，光电式测速系统具有低惯性、低噪声、高分辨率和高精度的优点。加之激光光源、光栅、光学码盘、CCD器件、光导纤维等的相继出现和成功应用，使得光电传感器在检测和控制领域等到了广泛的应用。而采用光电传感器的电机转速测量系统具有测量准确高、采样速度快、测量范围宽和测量精度与被测转速无关等优点，

8、具有广阔的应用的前景1。1. 2转速测量在国民经济中的应用转速测量的应用系统在工业生产、科技教育、民用电器等各领域的应用极为广泛，往往成为某一产品或控制系统的核心部分，其各种参数在不同的应用中有其侧重，但转速测量系统作为普遍的应用在国民经济发展中，有重要的意义。下面列举二例加以说明。（1） 转速测量在调速系统中的应用直流电机具有良好的起、制动性能，易于在宽广范围内平滑调速，所以长期以来在要求调速指标较高的场合获得了广泛应用。随着电力电子技术和控制技术的发展，交流调速系统日趋完善，其性能可与直流调速系统相媲美，其变频调速的应用范围日益扩大，但它的控制技术相对复杂，整个控制系统造价较高，在某些领域

9、短时间内还难以取代直流调速系统，调速系统便应运而生了。调速系统主电路线路简单，所用的功率元件少；开关频率高，可达到10004000Hz，电流易连续，谐波少，脉动小，电机损耗和发热都较小；低速性能好，稳态精度高，因而调速范围宽；调速系统频带宽，快速响应性能好，动态抗扰能力强；主电路元件工作在开关状态，导通损耗小，装置效率高；直流电源采用三相整流时，电网功率因数高，可广泛用于交通、工矿企业等电力传动系统中。（2） 变M/T法在风力发电机并网控制中的应用发电机叶轮吸收的功率，一部分用来克服叶轮旋转的阻力矩，其余部分转变为电能。叶轮通过硬质齿面增速齿轮箱带动4极200kW异步发电机。主叶轮转速达到40

10、rpm时，发电机转速达到同步转速，应并入电网发电，发电机转速低于同步转速时应脱离电网。对合闸时具有大电流冲击特性的异步发电机来说，除采用软切入并网技术外，还应满足在同步转速点切入的严格要求。自然界的风速风向变化是难以预测的随机变量，加上叶轮转动时的巨大惯量和强电磁干扰。因此，风力发电机的安全并脱电网是风机控制的关键技术。自动并脱电网的主要根据是发电机的实时转速，采用准确、快速的转速测量方法尤为重要。用变M/T法测速，以4个转速计数脉冲(m1=4)为一个测算周期。在风力发电机并入电网控制中，变M/T法能够较好地满足并网对发电机转速的精度要求。同时，随着电机转速不断的提高，4个转速脉冲之间的时间总

11、和相应减少，测算周期也相也就是应缩短，这也正好满足发电机并网时对转速测量快速性的要求。有效地防止了在高风速起动时，风机因超过并网而飞车造成的并网失败2。1. 3课题研究目的和意义转速是工程中应用非常广泛的一个参数，其测量方法较多，而模拟量的采集和模拟处理一直是转速测量的主要方法，这种测量方法已不能适应现代科技发展的要求，在测量范围和测量精度上，已不能满足大多数系统的使用。随着大规模及超大规模集成电路技术的发展，数字系统测量得到普遍应用，特别是FPGA对脉冲数字信号的强大处理能力，使得全数字测量系统越来越普及，其转速测量系统也可以用全数字化处理。在测量范围和测量精度方面都有极大的提高。因此，本课

12、题的目的是：对各种测量转速的基本方法予以分析，针对不同的应用环境，利用FPGA设计一种等精度测速系统，从提高测量精度的角度出发，分析讨论其产生误差的可能原因，为今后的实际使用提供借鉴。并从实际硬件电路出发，分析电路工作原理和软件流程，根据仿真情况提出修改方案和解决办法。课题以FPGA为中心，设计的等精度测量转速系统，在工业控制和民用电器中都有较高使用价值。其可以应用于工业控制中的某一部分，如数控车床的电机转速检测和控制、水泵流量控制以及需要利用转速检测来进行控制的许多场合。如车辆的里程表、车速表等。其次该转速测量系统由于采用全数字化结构，因而可以很方便的和工业控制计算机进行连接，实行远程管理和

13、控制，进一步提高现代化水平。并且，几乎不需做很大改变直接就能作为单独的使用产品。总之，转速测量系统的研究是一件非常有意义的课题。本文基于FPGA设计的转速测量系统，主要分为6章。第1章绪论介绍了转速测量系统的发展及应用、本文的研究目的和意义；第2章主要讲述了FPGA技术与VHDL语言设计应用的相关介绍；第3章为转速测量原理及方法；第4章为等精度测量原理介绍；第5章为硬件结构；第6章为主体模块设计及波形仿真，最后是结论。第二章 FPGA技术介绍FPGA技术采用VHDL硬件描述语言作为设计输入，内部有强大的库支持，在电子设计的各个阶段、各个层次通过模拟仿真验证。2.1 FPGA概述及特点FPGA是

14、英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：（1）采用FP

15、GA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。（2）FPGA可做其它全定制或半定制ASIC电路的中试样片。（3）FPGA内部有丰富的触发器和IO引脚。（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。（5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FLEX系列等。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可

16、以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外

17、设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。FPGA芯片是特殊的ASIC芯片,除了具有ASIC的特点之外,还具有以下几个优点：（1）随着超大规模集成电路（Very Large Scale IC,VLSI）工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA芯片的规模也越来越大，其单片逻辑门数已达到上百万门，所实现的功能越来越强，同时还可以实现系统集成。（2）FPGA芯片在出厂之前100%都做过测试，不需要设计人员承担投资风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA的资金投入少，节省了许多潜在的花费。（3）用户

18、可以反复的编程、擦除、使用，或者在外围电路不动的情况下，用不同的实现软件就可以实现不同的功能。因此，用FPGA试制样本，能以最快的速度占领市场。FPGA软件包中有各种输入工具、仿真工具、版图设计工具及编程器等全线产品，使电路设计人员在很短的时间内就可以完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量的改动时，更能显示出FPGA的优势。电路设计人员使用FPGA进行电路设计时，不需要具备专门的IC深层次的知识，FPGA软件易学易用，可以使设计人员集中精力进行电路设计，快速将产品推向市场3。2.2 FPGA设计语言介绍1.VHDL简介 VHDL的英文全名是VHSIC(Very Hi

19、gh Speed Integated Circuit)Hardware Description Language。1983年由美国国防部发起创建，由IEEE(The Institute of Electrical and Electronics Engineers)进一步发展并在1987年作为“IEEE标准1076”发布。1993年被更新为IEEE标准1164。VHDL能够成为标准化的硬件语言并获得广泛应用，因为它具有如下的优点：（1）功能强大设计灵活。VHDL拥有强大的语言结构，可以用简洁的程序描述复杂的逻辑控制。为了有效地控制设计的实现，它具有多层次的设计描述功能，支持设计库和可重复使用的

20、元件生成;支持层次化和模块化设计，同时，VHDL还支持同步、异步和随机电路设计。（2）与具体器件无关。采用VHDL设计硬件电路时，并不需要首先确定使用哪种器件，当设计完成后，再根据消耗的资源，选择合适的器件。（3）很强的移植能力。VHDL的移植能力非常强，它是一种标准的硬件描述语言同一个设计的程序可以被不同的工具所支持，包括综合工具、仿真工具、系统平台等。（4）强大的硬件描述能力。VHDL既可以描述系统级电路，又可以描述门级电路。描述方式既可以采用行为描述、寄存器传输描述，也可以用混合描述方式。同时，VHDL也支持惯性延迟和传输延迟，以便准确建立硬件电路模型。（5）语法规范，易于共享。VHDL

21、的语法非常规范，可读性极强。用VHDL编写的代码文件既可以是程序，也可以是文档。作为一种工业标准，VHDL易于共享，适合大规模协作开发。2. VHDL程序设计一项工程的设计(包括VHDL程序的设计和验证)首先要利用EDA工具的文本编辑器或图形编辑器将它用文本方式或图形方式表达出来。这两种方式必须首先通过EDA工具进行排错编译，变成VHDL格式，为进一步的逻辑综合做准备。原理图输入方式比较容易掌握，直观而方便，所画的原理图与传统的器件连接方式完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。当然，最具普遍性的输入方法是VHDL程序的文本方式。这种方法

22、最为通用，任何支持VHDL的EDA工具都支持文本方式的编辑和编译。利用VHDL语言进行程序设计可以分为以下几个步骤:（1）确定电路具体功能。开发前期先设计总体方案，总体方案相对比较抽象，使用VHDL必须分析电路所要实现的具体功能。（2）设计输入。设计描述包括两个方面:一是系统描述。系统描述应决定设计方式，设计方式主要有两种:自顶向下设计、自底向上设计。自顶向下的处理方式要求将设计划分成不同的功能元件，每个元件具有专门定义的输入和输出，并执行专门的逻辑功能。而自底向上的处理方式恰恰相反。二是编写设计代码。编写VHDL语言的代码与其它计算机程序语言的代码有很大的不同，编写的VHDL代码必须能够综合

23、到采用可编程逻辑器件来实现的数字逻辑之中。（3）用VHDL仿真器对VHDL源代码进行功能仿真。在功能仿真阶段，主要对所设计的电路进行功能验证，通过功能仿真，发现设计存在的缺陷。如输入输出是否有矛盾，有无未加处理的输入信号，是否允许使能等。通过功能仿真，在设计前期纠正缺陷和错误，可以节省后期的时间，缩短整体开发周期。（4）设计综合、设计优化和设计的布局布线。选择目标器件、输入约束条件后，VHDL综合优化软件工具将对VHDL源代码进行处理，产生一个优化了的网络表，并可以进行粗略的时序仿真。（5）配置及配置后的时序仿真。配置指的是将综合优化处理后得到的优化了的网络表，安放到前面选定的CPLD或FPG

24、A目标器件中。在将优化了的网络表配置到目标器件后，从完成的版图上可以得到连线长短、宽窄的信息，把它们反注到原来的网络表上，为再次进行时序仿真做准备。因为己经得到了实际连线引起的时延数据，所以仿真结果能比较精确的预期未来芯片的实际性能。（6）器件编程。在成功的完成了设计描述、综合优化、配置和配置后的时序仿真之后，则可以对器件编程和继续进行系统设计的其它工作4。2.3 Quartus II介绍Quartus II是Altera提供的FPGA/CPLD开发集成环境，Altera是世界最大可编程逻辑器件供应商之一。Quartus II在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境

25、Max+plus II的更新换代产品，其界面友好，使用便捷。在Quartus II上可以完成FPGA开发的整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。Altera的Quartus II提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统(SOPC)设计的综合性环境和SOPC开发的基本设计工具，并为Altera DSP开发包进行系统模型设计提供了集成综合环境。Quartus II设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。Quartus II也可以利用第三方的综合工具，如

26、Leonardo Speetrum、SynplifyPro、FPGA Compi1er II，并能直接调用这些工具。同样，Quartus II具备仿真功能，同时也支持第三方的仿真工具，如Modelsim。此外，Quartus II与MATLAB和DSP Builder结合，可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。Quartus II包括模块化的编译器。编译器包括的功能模块有分析/综合器(Analysis & Synthesis)、适配器(Fitter)、装配器(Assembler)、时序分析器(Timing Analyzer)、设计辅助模块(Desi

27、gn Assistant)、EDA网表文件生成器(EDA Netlist Writer)和编辑数据接口(Compsler Database Interfaee)等。可以通过选择Start Colnpilation来运行所有的编译器模块，也可以通过选择Start单独运行各个模块。还可以通过选择Compiler Tool(Too1s菜单)，在Compiler Tool窗口中运行该模块来启动编译器模块。在Compiler Tool窗口中，可以打开该模块的设置文件或报告文件，或打开其他相关窗口。此外，Quartus II还包含许多十分有用的LPM(Library of Parameterized Mo

28、dules)模块，它们是复杂或高级系统构建的重要组成部分，在SOPC设计中被大量使用，也可在Quartus II普通设计文件一起使用。Altera提供的LPM函数均基于Altera器件的结构做了优化设计。在许多实用情况中，必须使用宏功能模块才可以使用一些Altera特定器件的硬件功能。例如各类片上存储器、DSP模块、LVDS驱动器、PLL以及SERDES和DDIO电路模块等。图2-1中所示的上排是Quartus II编译设计主控界面，它显示了Quartus II自动设计的各主要处理环节和设计流程，包括设计输入编辑、设计分析与综合、适配、编程文件汇编(装配)、时序参数提取以及编程下载几个步骤。在

29、图2-1下排的流程框图，是与上面的Quartus II设计流程相对照的标准的EDA开发流程。 Quartus II编译器支持的硬件描述语言有VHDL(支持VHDL87及VHDL97标准)、Verizog HDL及AHDL(Altera HDL)，AHDL是Altera公司自己设计、制定的硬件描述语言，是一种以结构描述方式为主的硬件描述语言，只有企业标准。Quartus II允许来自第三方的EDIF文件输入，并提供了很多EDA软件的接口，Quartus II支持层次化设计，可以在一个新的编辑输入环境中对使用不同输入设计方式完成的模块(元件)进行调用，从而解决了原理图与HDL混合输入设计的问题。在

30、设计输入之后，Quartus II的编译器将给出设计输入的错误报告。 Quartus II拥有性能良好的设计错误定位器，用于确定文本或图形设计中的错误。对于使用HDL的设计，可以使用Quartus II带有的RTL Viewer观察综合后的RTL图。在进行编译后，可对设计进行时序仿真。在作仿真前，需要利用波形编辑器编辑一个波形激励文件，用于仿真验证时的激励。编译和仿真经检测无误后，便可以将下载信息通过Quartus II提供的编程器下载入目标器件中了5。Analysis & Synthesis（分析与综合）图形或HDL编辑 Fitte（适配器）Assembler（编程文件汇编）编程器设

31、计输入综合或编译适配器下载Timing Analyzer（时序分析器）仿真图2-1 Quartus II设计流程第三章 基于FPGA的转速测量原理3.1 转速测量原理一般的转速长期测量系统是预先在轴上安装一个有60齿的测速齿盘，用变磁阻式或电涡流式传感器获得一转60倍转速脉冲，再用测频的办法实现转速测量。而临时性转速测量系统，多采用光电传感器，从转轴上预先粘贴的一个标志上获得一转一个转速脉冲，随后利用电子倍频器和测频方法实现转速测量。不论长期或临时转速测量，都可以通过测量转轴上预留的一转一齿的鉴相信号或光电信号的周期，换算出转轴的频率或者转速。即通过速度传感器，将转速信号变为电脉冲，在单位时间

32、内对脉冲进行计数，在经过计算获得转速数据6。即： (3-1)n:转速 单位：转/分钟N：采样时间内所计脉冲个数T：采样时间 单位：分钟m:每旋转一周所产生的脉冲个数如果m=60，那么在1秒钟内脉冲个数N就是转速n，即： (3-2)通常m为60。3.2 转速测量方法转速测量的方法有很多，根据工作原理可分为计数式、模拟式、同步式。计数式方法是用某种方式读出一定时间内的总转数；模拟式方法是测出由瞬时转速引起的某种物理量的变化；同步式是用利用已知的频率与旋转体的旋转同步来测量转速。一般的转速测试可用机械式转速表、发电机式转速表以及频闪式测速表，但在有些情况下，其测量精度，瞬时稳定度不能满足更高的要求，

33、因此，在测量方法和传感器的选择上显得尤为重要。常用的传感器种类有光电传感器、电磁式传感器、电容式传感器等，而测量方法上有测量转速周期、转速频率等。就转速测量原理而言，通常分为两类。一类是在给定的角位移距离内，通过测量这一角位移的时间来进行测速的方法，称测周法，即“T”法。如给定的角位移，传感器便发出一个电脉冲周期，以晶体震荡频率而产生的标准脉冲来度量这一周期时间，再经换算可得转速。另一类是用单位时间内测得物体的旋转角度来计算速度。例如在单位时间内，累计转速传感器发出的N个脉冲，即为该单位时间的速度。这种以测量频率来实现测量转速的方法，称测频法。即“M”法； （1） 测周期法“T” 法转速可以用

34、两脉冲产生的间隔宽度Tp来决定。用以采集数据的码盘，可以是单孔或多孔，对于单孔码盘测量两次脉冲间的时间，就可测出转速数据，Tp也可以用时钟脉冲数来表示。对于多孔码盘，其测量的时间只是每转的1/N，N为码盘孔数。如图3-1所示：图3-1 “T”法脉宽测量Tp通过定时器测得。定时器对时基脉冲(频率为fc)进行计数定时，在Tp内计数值若为m2，则计算公式为： （3-3）即： （3-4） P-为转轴转一周脉冲发生器产生的脉冲数。fc-为硬件产生的基准时钟脉冲频率单位Hz。n-转速单位：（转/分）m2-时基脉冲由图3-1可知“T”法测量精度的误差主要有两个方面：一是两脉冲的上升沿触发时间不一致而产生的；

35、二是计数和定时起始和关闭不一致而产生的。因此要求脉冲的上升沿（或下降沿）陡峭和计数和定时严格同步。测周法在低转速时精度较高，但随着转速的增加，精度变差，有小于一个脉冲的误差存在。(2) 测频法“M” 法在一定测量时间T内，测量脉冲发生器（替代输入脉冲）产生的脉冲数m1来测量转速。如图3-2所示，图3-2“M”法测量转速脉冲设在时间T内，转轴转过的弧度数为X，则转速n可由下式表示： （3-5）转轴转过的弧度数X可用下式所示： （3-6）将(3-6)式代入(3-5)式，得转速n的表达式为： （3-7）n-转速 单位：（转/分）T-定时时间 单位：（秒）在该方法中，测量精度是由于定时时间T和脉冲的不

36、能保证严格同步，以及在T内能否正好测量外部脉冲的完整的周期，可能产生的1个脉冲的量化误差。因此，为了提高测量精度，T要有足够长的时间。定时时间可根据测量对象情况预先设置。设置的时间过长，可以提高精度，但在转速较快的情况下，所计的脉冲数增大（码盘孔数已定情况下），限制了转速测量的量程。而设置的时间过短，测量精度会受到一定的影响7。这两种测速方法各有优缺点，“M”法一般用于高速测量，在转速较低时，测量误差较大，而且，检测装置对转速分辨能力也变差；而“T”法一般用于低速测量，速度越低测量精度越高，但在测量高转速时，误差较大。本文提出应用等精度测速方法实现电机转速测量。这种方法的测量精度不随被测脉冲的

37、频率高低变化而改变，在全量程范围内显示值的有效位数相同，即它们的测量精度相等。3. 3测量系统的构成本文转速测量系统有以下几个部分构成，如图所示： 图3-3系统的原理框图3.3.1 转速信号采集转速信号采集是整个系统的前端通道，目的是将外界的非电参量，通过一定方式转成电量，这一环节可以通过敏感元件、传感器或测量仪表等来实现。方法如下：（1）通过敏感元件拾取被测信号敏感元件体积小，可以根据用户及环境要求做成各种形状的探头，它能将被测的物理量变换成电流、电压，只要选择合适的元件参数。如R、L、C设计相应的电路，便能完成这种对应关系。这种方法设计难度大，信号稳定度差，在模拟处理系统中不宜采用。（2）

38、通过传感器拾取信号由专业人员将敏感元件和相应的测量电路、传递机构以适当的形式制成不同类型、不同用处的传感器，根据原理输出电量。该电量可以是模拟量或数字量，现代传感器还可以输出开关量，用于数字逻辑电路。（3）通过测量仪表拾取被测信号目前有许多测量仪表用于各种测量中，有大信号输出、有BCD码输出等，但价格昂贵，专业性强，一般不适合通用系统。通过以上分析，此次设计采用光电传感器做为转速信号拾取，采用穿透法测量电机转速。光电转速传感器是根据光敏二极管工作原理制造的一种感应接收光强度变化的电子器件，在本次设计中采用光电传感器采集信号，这种传感器是把旋转轴的转速变为相应频率的脉冲，然后用测量电路测出频率，

39、有频率值就可知道所测转速值。这种测量方法具有传感器结构简单 、可靠、测量精度高的特点。是目前常用的一种测量转速的方法。3.1.2 整形电路前向通道中，对传感器送过来的信号进行放大、整形，在送入FPGA进行数据处理。3.1.3 FPGAFPGA是整个测量系统的主要部分，担负对前端脉冲信号的处理、计算、以及信号的同步，计数等任务，其次，将测量的数据经计算后，将得到的数据用液晶显示出来。3.1.4 显示电路由于液晶显示和数码管相比具有微功耗、体积小、显示内容丰富、模块化以及接口电路简单等诸多优点，因此在科研、生产和产品设计等领域中发挥着越来越重要的作用。本系统也采用液晶作显示。第四章 等精

40、度测速原理在工业测控系统中，许多场合都需要精确地测量速度，一般速度传感器输出是一个与速度成正比的频率信号，因而可用测频的方法来解决问题7。传统的测量方法是直接对被测频率信号计数，或将被测频率信号作门控信号，对标准频率信号进行计数，造成测量结果受速度频率波动，标准频率精度和大小等因素的影响，测量精度随速度的变化而变化，在实际应用中有很大的局限性。以FPGA为核心的高速等精度的频率测量，不同于常用测频法和测周期法,它不仅消除了直接测频方法中需要采用分段测试的局限，而且在整个测试频段内能够保持高精度不变。又由于采用FPGA芯片来实现频率测量，因而具有高集成度、高速和高可靠性的特点。采用等精度转度测量

41、方法具有测量精度保持恒定，不随所测信号的变化而变化的特点，并且结合FPGA集成度高、高速和高可靠性的特点，使频率的测频范围可达到0.1Hz100MHz，测频全域相对误差恒为1/1000000。4.1 等精度测频原理及误差分析常用的直接测频方法主要有测频法和测周期法两种。测频法就是在确定的闸门时间Tw内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：。测周期法需要有标准信号的频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为： 。这两种方法的计数值会产生±1个字误差，并且测试精度与计数器中记录的数值Nx或Ns有关。为了保证测试精度，一般

42、对于低频信号采用测周期法；对于高频信号采用测频法，因此测试时很不方便，所以我们要求用等精度测频方法。等精度测频方法是在直接测频方法的基础上发展起来的。它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，消除了对被测信号计数所产生±1个字误差，并且达到了在整个测试频段的等精度测量。其测频原理如图4-1所示。图4-1等精度测频原理波形图在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止

43、计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。可以看出，实际闸门时间与预置闸门时间1并不严格相等，但差值不超过被测信号的一个周期。设在一次实际闸门时间中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。标准信号的频率为fs，则被测信号的频率为： (4-1)由式（4-1）可知，若忽略标频fs的误差，则等精度测频可能产生的相对误差为：   （4-2）其中fxe为被测信号频率的准确值。在测量中，由于fx计数的起停时间都是由该信号的上升沿触发的，在闸门时间内对fx的计数Nx无误差（=NxTx）；对fs的计数Ns最多相差一个数的误差，即|Ns|1,其测量频率为 （4

44、-3）将式（4-1）和（4-3）代入式（4-2），并整理得： (4-4)由上式可以看出:测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号频率有关，即实现了整个测试频段的等精度测量。闸门时间越长，标准频率越高，测频的相对误差就越小。标准频率可由稳定度好、精度高的高频率晶体振荡器产生，在保证测量精度不变的前提下，提高标准信号频率，可使闸门时间缩短，即提高测试速度。表1所列为标频在10MHz时闸门时间与最大允许误差的对应关系8。表1 闸门时间与精度的关系闸门时间精度0.010.1110-510-610-7图4-2等精度测频实现方法的原理等精度测频的实现方法可简化为图4-2所示的框图

45、。CNT1和CNT2是两个可控计数器，标准频率（fs）信号从CNT1的时钟输入端CLK输入；经整形后的被测信号（fx）从CNT2的时钟输入端CLK输入。每个计数器中的CEN输入端为时钟使能端控制时钟输入。当预置门信号为高电平（预置时间开始）时，被测信号的上升沿通过D触发器的输出端，同时启动两个计数器计数；同样，当预置门信号为低电平（预置时间结束）时，被测信号的上升沿通过D触发器的输出端，同时关闭计数器的计数。4.2 基本性能指标(1)频率测试功能:测频范围0.1Hz 60MHz，测频精度:测频全域相对误差恒为百万分之一。(2)周期测试功能:信号测试范围与精度要求与测频功能相同。(3)脉宽测试功

46、能:测试范围0.1s1S，测试精度0.01S。(4)占空比测试功能:测试精度1%99%9。第五章 硬件电路设计5.1 FPGA电路设计5.1.1 光电传感器（1）光电传感器是应用非常广泛的一种器件，有各种各样的形式，如透射式、反射式等，基本的原理就是当发射管光照射到接收管时，接收管导通，反之关断。以透射式为例，如图5-1所示，当不透光的物体挡住发射与接收之间的间隙时，开关管关断，否则打开。为此，可以制作一个遮光叶片如图5-2所示，安装在转轴上，当扇叶经过时，产生脉冲信号。当叶片数较多时，旋转一周可以获得多个脉冲信号。图5-1光电传感器的原理图图5-2遮光叶片当不透光的物体挡住发射与接收之间的间

47、隙时，开关管关断，否则打开。为此，可以制作一个遮光叶片如图5-2所示，安装在转轴上，当扇叶经过时，产生脉冲信号。当叶片数较多时，旋转一周可以获得多个脉冲信号10。（2）选用的传感器型号为SZGB-3（单向）。SZGB-3型传感器特点介绍如下： 1）供单向计数器使用，测量转速和线速度2）采用密封结构性能稳定3）光源用红外发光管，功耗低，寿命长4）SZGB-3，20电源电压为12V DCSZGB-3型传感器主要性能介绍如下：SZGB-3型光电传感器，使用时通过连轴节与被测转轴连接，当轴将转角位移转换成电脉冲信号，供二次仪表计数使用。（1） 输出脉冲数：60脉冲（每一转）（2） 输出信号幅值：50r

48、/min时300mV（3） 测速范围：50-500r/min（4） 使用时间：可连续使用，使用中勿需加润滑油（5） 工作环境：温度1040，相对湿度85%无腐蚀性气体5.1.2 整形电路图5-3为输入信号整形电路被测信号经限幅电路(由两片IN4148组成)限幅后由两级直接耦合放大器放大，最后再由施密特触发器整形，送入FPGA进行测频。该电路R，C参数根据实际所测信号的带宽确定，如频率较高(大于70MHz)则电路和PCB布线都需作较大改动。本测频仪调试阶段所用信号为信号发生器输出的标准信号，故对该电路部分未做深入分析，如果要做实际应用，该电路部分还需进一步研究。图5-3整形电路5.1.3 EPl

49、C6Q240C8N芯片介绍本次设计FPGA选用Altera公司Cyclone系列的EPlC6Q240C8N。Altera公司Cyclone系列FPGA是目前市场上性价比最优且价格最低的FPGA芯片。EP1C6Q240C8N特性如下：(1) 内核工作电压为1.5V，容量5980个逻辑单元，92160bit嵌入RAM，2个全功能的锁相环，最大用户I/O数185个，72个差分通道。TQFP封装.240个引脚(2) 片上的锁相环电路可以提供输入时钟的132分频或倍频、156417ps移相或可变占空比的时钟输出，输出时钟信号的特性可直接在开发软件里设定。经过锁相环输出的时钟信号既可以作为内部的全局时钟，

50、也可以输出到片外供其它电路使用(3) 多功能的I/O结构支持差分和单端输入，并与3.3V、32位、66MHz的PCI局部总线兼容，输出可以根据需要调整驱动能力，并具有三态缓冲、总线状态保持等功能；(4) 整个器件的I/O引脚分为四个区，每一个区可以独立采用不同的输入电压，并可提供不同电压等级的输出11。5.2 FPGA测频主系统在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号；而单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求。采用高集成度、高速的现场可编程门阵列FPGA为实现高速，高精度的测频提供了保证。FPGA是20世纪90年代发展

51、起来的大规模可编程逻辑器件，随着EDA（电子设计自动化）技术和微电子技术的进步，FPGA的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景；并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积12。整个测频系统分为多个功能模块，如信号同步输入、控制部件、分频和计数部件、定时、脉冲宽度测量、液晶显示、放大整形和标频信号等模块。除液晶显示、放大整形和标频信号外，其它模块可集成于FPGA芯片中，并且各逻辑模块用硬件描述语言HDL来描述其功能，如用VHDL或AHDL来对各功能模块进行逻辑描述。然后通过EDA开

52、发平台，对设计文件自动地完成逻辑编译、逻辑化简、综合及优化、逻辑布局布线、逻辑仿真，最后对FPGA芯片进行编程，以实现系统的设计要求。图5-4测频主系统框图图5-4所示为测频主系统框图。一片FPGA（EP1C6Q240C8N）可完成各种测试功能,以及数据处理和显示输出。在标准频率信号为60MHz的情况下，其测量精度可达到1.1×10-8，即能够显示近8位有效数字。其中A0A7和B0B7为两计数器的计数值输出。计数器是32位二进制计数器（4个8位计数值）。通过R1,R0数据读出选通端分别从这两个计数值输出端读出4个8位计数值，根据测频和测脉宽原理公式计算出频率和脉冲宽度。5.3 专用模

53、块测试控制信号说明（1）TF：TF=0时等精度测频，TF=1时测脉宽。（2）CLR/TRIG:当TF=0时系统全清零功能，当TF=1时CLR/TRIG的上跳沿将启动CONT2，进行脉宽测试计数。（3）END:脉宽计数结束状态信号，END=1计数结束。（4）CHOICE:自校/测频选择，CHOICE=1测频，CHOICE=0自校。（5）START:TF=0,作为预置闸，门宽可通过键盘由单片机控制，START=1时预置门打开；当TF=1时，START有第二功能，此时，当START=0时测负脉宽，当START=1时测正脉宽。利用此功能可分别获得脉宽和占空比数据。（6）EEND：等精度测频计数结束状态

54、信号，EEND=0时计数结束。（7）ADRA，ADRB：计数值读出选通控制13。5.4 液晶显示介绍带中文字库的128×64是一种具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64, 内置8192个16 ×16点汉字，和128个16 ×8点ASCII字符集.利用该模块灵活的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。可以显示8×4行16×16点阵的汉字。 也可完成图形显示.低电压低功耗是其又一显著特点。由该模块构成的液晶显示方案与同类型

55、的图形点阵液晶显示模块相比，不论硬件电路结构或显示程序都要简洁得多，且该模块的价格也略低于相同点阵的图形液晶模块。基本特性:（1）低电源电压（VDD:+3.0 +5.5V）（2）显示分辨率:128×64点（3）内置汉字字库，提供8192个16×16点阵汉字(简繁体可选) （4）内置 128个16×8点阵字符 （5）2MHZ时钟频率（6）显示方式：STN、半透、正显 （7）驱动方式：1/32DUTY，1/5BIAS （8）视角方向：6点（9）背光方式：侧部高亮白色LED，功耗仅为普通LED的1/51/10 （10）通讯方式：串行、并口可选（11）内置DC-DC转换电路，无需外加负压 （12）无需片选信号，简化软件设计（13）工作温度: 0+55 ,存储温度: 20+60。第六章