电子数字钟的设计与制作

1、精选优质文档-倾情为你奉上 电子数字钟的设计与制作学院（系）： 专业班级 ：姓名 :学号 ：指导教师 ：设计日期 ：模拟电子技术基础课程设计任务书自动化、电气工程及其自动化适用设计题目（可自选）八、电子数字钟的设计与制作要求：（1）带稳压电源（电源形式不限）；（2）用LED管显示时、分、秒；（3）（选做）增加部分扩展功能(如准点报时、定时闹钟等)；目录1 附课程任务设计书-12 系统概述2.1 数字钟的基本原理-32.2 原理图-33 单元电路设计与分析3.1 振荡器电路-43.2 秒计数和分计数电路-53.3 时计数电路-63.4 显示电路-73.5 校时电路-83.6整点报时电路-93.7

2、 定时闹钟电路-104 系统电路总图-4.1不带定时闹钟的设计图（手绘）4.2带定时闹钟的总设计图（打印版）-5 设计总结-13附录 （元器件种类及数量）-14参考文献-152.1 数字钟的基本原理 数字电子钟主要由信号发生器、“时、分、秒”计数器、LED数码管、校时电路等组成，有些附带了整点报时、定时闹钟等功能。工作原理为时钟源(振荡器)用以产生稳定的脉冲信号，作为数字时钟的时间基准，要求振荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计

3、60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分”显示数字进行校对调整。附带功能如整点报时功能能够在时钟接近整点时鸣叫提醒，定时闹钟可以实现时钟在设定时刻鸣叫报时提醒等2.2 原理框图秒LED数码管分LED数码管时LED数码管时计数电路秒计数电路分计数电路时校时电路秒脉冲发生电路定时闹钟电路定时显示器电路整点报时电路 图13.1 振荡器电路 多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成

4、分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。要求精确的时钟源是通过石英晶体振荡器还有分频器构成，考虑到设计难易成度，本电路采用555定时器（LM555CN）实现多谐振荡，需要R1，R2和电容，并接+5V的直流电源。 图2振荡周期：T=0.69(R1+2R2)C其中当R1=5K，R2=4.7K，C=100uF时，T=0.9936s3.2秒和分计数电路“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图3所示，是采用两片中规模集成电路74

5、LS90N串接起来构成的“秒”，“分”计数器。图3由图3可知，U1是十进制计数器，U1的QD作为十进制的进位信号，74LS90N计数器是十进制异步计数器，用反馈清零法来实现十进制计数，U2和与门74LS08N组成六进制计数。74LS90N是在CP信号的下降沿触发下进行计数，U2的QA和QC相与0101的下降沿，作为“分（时）”计数器的输入信号。U2的输出0110高电平1分别送到计数器的R01、R02端清零，74LS90N内部的R01、R02与非后清零而使计数器归零，完成六进制计数。由此可见，U1和U2串接实现了六十进制计数。分计数器和秒计数器构成情况相同，同为上述电路。3.3 时计数电路“时”

6、计数为24进制的，在本设计中24进制的计数电路也是由两个74LS90N组成的二十四进制计数电路，如图4所示。图4 由图4看出，当“时”个位U5计数器输入端A（14脚）来到第10触发信号时，U5计数器清零，进位端QD向U6“时”十位计数器输入进位信号，当第24个“时”（来自“分”计数器输出的进位信号脉冲到达时U5计数器的状态位“0100”，U6计数器的状态为“0010”，此时“时”个位计数器的QC,和“时”十位计数器的QB输出都为“1”，相与后为“1”。把它们分别送入U5和U6计数器的清零端R01和R02，通过74LS90N内部的与非后清零，计数器复零，从而完成二十四进制计数。3.4显示器用七段

7、发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳极显示器。译码器（BCD_7SEG_DCD）译码的是高电平，所以对应的显示器应为共阴极显示器。考虑复杂成度，在本设计中用的是解码七段排列显示器(DCD HFX)，即包含译码器的七段显示器。其图形管脚如下图5所示：图5U2是一个解码七段排列显示器，由1、2、3、4脚输入二进制数，就可显示数字；而U3是个译码器，和未解码的七段显示管U1也可以构成显示器，连接如上面所示。3.5校时电路当刚接通电源或计时出现误差时，都需要对时间进行校正。校时电路实现对“时”“分”的校准。在电路中设有正常计时和校对位置。对校时的要求是，在小时校正时不影响分和秒

8、的正常计数，在分校正是不影响秒和小时的正常计数，而且应该具有手动校时和快速校时的功能。校正电路如下图6所示：VCC 图6异或门7486N是为了保证调整小时或分时，电路其他部分还可以正常计数。开关J2是手动一次次断开和闭合来校准小时的（此时其他开关处于闭合状态；开关J2断开时，J4断开可以实现快速校准小时（此时J1和J3闭合）。开关J1是手动一次次断开和闭合来校准分的（此时其他开关处于闭合状态）；同样，开关J1断开时，J4断开可以实现快速校准分（此时J2和J3处于闭合）。3.6整点报时电路数字钟整点报时也是基本的扩展功能之一。在本设计电中路采用离整点前10秒钟内开始整点报时，即当时间在59分51

9、秒到59分59秒期间时，报时电路报时控制信号每隔1秒钟鸣叫一次，每次持续时间为1秒，共响5次，音频为200HZ。整点报时电路的电路设计原理图如图7所示： 图7与非门1、2端分别接分显示器十分位的3和1端，当显示为5（“0101”）输出，与非门3、4端接分显示器个位的4和1端，当显示9（“1001”）输出；与非门5和6端接秒显示器十分位的3和1段，当显示为5输出，与非门7端接秒显示器个位的1端，实现出现“xxx1”时输出，即每隔两秒输出一次;与非门8端接VCC。再通过反相器缓冲，与蜂鸣器相连，实现了整点报时功能。3.7定时闹钟电路 定时器定时时间的设定，可用开关分别置入0或1，就可以在其输入端得

10、到对应的0或1，就可以再其输出端得到对应的0或1。然后与数字钟的输出端用或非门、与非门、非门和与门组成比较电路，当定时器数值与时钟的值一致时便可触动蜂鸣器使之报时。部分定时闹钟电路如图8所示： 图8在总设计图中，定时闹钟增加了定时显示器，开关J7断开和闭合是用来设置小时的，开关J8断开和闭合是用来设置分的。图中每一个同或门（ENOR2）的两个输入端，分别接时分电路显示器与定时显示器的相同端口，目的是实现相同比较，然后输出，最后达到整体定时与时钟时间相同，实现定时报时功能。4 系统电路总图及调试带定时闹钟的完整版5 设计总结通过这次对数字电子钟的设计与制作，让我了解了电路设计的基本步骤，也让我了

11、解了关于数字时钟的原理与设计理念，对Mulsitim 10.0仿真软件也有了一定的了解与运用。由于水平有限，在本设计中所用的方案不是最好的，但我想其中的原理是相同的，对自己的能力也得到了锻炼，认识更加深入了。通过本次设计，使我对已学过的电路、模电、数电等电子技术的知识有了更深一步的了解，让我更加深刻地了解和认识到了自己的优点和不足，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。 其实，这只是电路设计，在实际成品制作过程中并不一定和仿真时完全一样，因为仿真是理想的参数，而实际电路器件参数也不一样，所以要是按电路图设计制作时还应该考虑实际。最后，我要衷心的感谢李老师的指导，使我的课程设计能够顺利完成。参考文献教 材： 高吉祥主编：电子技术基础实验与课程设计，电子工业出版社，2002年出版。 参考书：彭介华主编：电子技术课程设计指导，高等教育出版社，2002陈大钦主编：电子技术基础实验电子电路实验、设计、仿真，高等教 出 社，2002年出