Cortex列M1、M2、M3、M4对比

1、Cortex-M系列针对本钱和功耗敏感的MCU和终端应用如智能测量、人机接口设备、汽车和工业限制系统、大型家用电器、消费性产品和医疗器械的混合信号设备进行过优化.比较Cortex-M处理器Cortex-M系列是适用于具有不同的本钱、功耗和性能的一系列易于使用的兼容嵌入式设备如微限制器MCU的理想解决方案.每个处理器都针对十分广泛的嵌入式应用范围提供最正确权衡取舍.2050M工作频率冯诺依曼结构2050M工作频率冯诺依曼结构32100M工作频率哈佛结构80204M工作频率哈佛结构ARMCortex-M0ARMCortex-M0+ARMCortex-M3ARMCortex-M4“8/16位应用“8

2、/16位应用“16/32位应用“32位/DSC应用低本钱和简单性低本钱,最正确能效高性能,通用有效的数字信号限制关于Cortex-M4与Cortex-M3的区别,：M4不是用来取代M3的,它只是多了浮点运算功能.如果你不需要浮点DSP,M3就足够了Cortex-M系列处理器都是二进制向上兼容的,这使得软件重用以及从一个Cortex-M处理器无缝开展到另一个成为可能.Cortcx-MO+FRGALowCostMCUHighPerformanceMCUMCortex-M技术RISC处理器内接Thumb-2®技术高性能兔位CPU 16/32位指令的最隹混合 具有确定性的运算 低延迟3阶段管

3、道 4吁8位设备3倍的代码大小 对性能没有负面触向低功耗模式,集成的睡眠状态支持,多电源域 基于架构的软件限制嵌套矢量中断限制器(NVIC) 低延迟、低抖动中断响应,不需要汇编编程 以纯C语言编写的中断效劳例程工具和RTO£支持 广泛的第三方工具支持 8rtex题钞题笆件造的椎®俘学.最大限度地噌加软件成果重用q9噌到gm调试和崩晚 JTAG或2鼾单行线超试(却必连接支持多处理器支持实时跟踪CMSISARMCortex微限制器软件接口标准(CMSIS)是Cortex-M处理器系列的与供给商无关的硬件抽象层.使用CMSIS,可以为接口外设、实时操作系统和中间件实现一致且简单的

4、软件接口,从而简化软件的重用、缩短新微限制器开发人员的学习过程,并缩短新产品的上市时间.深入：嵌套矢量中断限制器(NVIC)NVIC是Cortex-M处理器不可或缺的局部,它为处理器提供了卓越的中断处理水平.Cortex-M处理器使用一个矢量表,其中包含要为特定中断处理程序执行的函数的地址.接受中断时,处理器会从该矢量表中提取地址.为了减少门数并增强系统灵活性,Cortex-M处理器使用一个基于堆栈的异常模型.出现异常时,系统会将关键通用存放器推送到堆栈上.完成入栈和指令提取后,将执行中断效劳例程或故障处理程序,然后自动复原存放器以使中断的程序恢复正常执行.使用此方法,便无需编写汇编器包装器了

5、而这是对基于C语言的传统中断效劳例程执行堆栈操作所必需的,从而使得应用程序的开发变得非常容易.NVIC支持中断嵌套入栈,从而允许通过运用较高的优先级来较早地为某个中断提供效劳.在硬件中完成对中断的响应Cortex-M系列处理器的中断响应是从发出中断信号到执行中断效劳例程的周期数.它包括：检测中断背对背或迟到中断的最正确处理参见下文提取矢量地址将易损坏的存放器入栈跳转到中断处理程序这些任务在硬件中执行,并且包含在为Cortex-M处理器报出的中断响应周期时间中.在其他许多体系结构中,这些任务必须在软件的中断处理程序中执行,从而引起延迟并使得过程十分复杂.NVIC中的尾链HlQhtlrtAIRQ1

6、,IRC?1TridPtHMrulInterruptHZMngCommttinRprHaoctaftg在背对背中断的情况下,传统系统会重复完整的状态保存和复原周期两次,从而导致更高的延迟.Cortex-M处理器通过在NVIC硬件中实现尾链技术简化了活动中断和挂起的中断之间的转换.处理器状态会在比软件实现时间更少的周期内自动保存在中断条目上并在中断退出时复原,从而显著提升低MHz系统的性能.NVIC对迟到的较高优先级中断的响应IH一TjflOidbiiilBriiH»n4ngiKTrpi如?$I一"PirtFiiWrtupIHtrKjllnflLJ町如果在为上一个中断执行堆栈

7、推送期间较高优先级的中断迟到,NVIC会立即提取新的矢量地址来为挂起的中断提供效劳,如上所示.Cortex-MNVIC对这些可能性提供具有确定性的NVIC进行的堆栈弹出抢占ISR2ESITr«dtttaoaliknttFTuptHtTKNIrigHZ3I响应并支持迟到和抢占.MerviiplHwfwHgIII：'AbMdMil,op|lIjIi同样,如果异常到达,NVIC将放弃堆栈弹出并立即为新的中断提供效劳,如上所示.通过抢占并切换到第二个中断而不完成状态复原和保存,NVIC以具有确定性的方式实现了缩短延迟.二、为什么选择1、为什么选择Cortex-M0能耗最低的最小ARM

8、处理器Cortex-M0的代码密度和能效优势意味着它是各种应用中8/16位设备的自然高性价比换代产品,同时保存与功能丰富的Cortex-M3处理器白工具和二进制向上兼容性.超低的能耗Cortex-M0处理器在不到12K门的面积内能耗仅有85科W/MHz0.085毫瓦,所凭借的是作为低能耗技术的领导者和创立超低能耗设备的主要推动者的无与伦比的ARM专门技术.简单指令只有56个,这样您便可以快速掌握整个Cortex-M0指令集(如果需要)；但其C语言友好体系结构意味着这并不是必需的.可供选择的具有完全确定性的指令和中断计时使得计算响应时间十分容易.优化的连接性设计为支持低能耗连接,如Bluetoo

9、thLowEnergy(BLE)、IEEE802.15和Z-wave,特另是在这样的模拟设备中：这些模拟设备正在增加其数字功能,以有效地预处理和传输数据.2、为什么选择Cortex-M3提供更高的性能和更丰富的功能于2004年引进、最近通过新技术进行了更新并更新了可配置性的Cortex-M3,是专门针对微限制器应用开发的主流ARM处理器.性能和能效具有高性能和低动态能耗,Cortex-M3处理器提供领先的成效：在90nmG根底上为12.5DMIPS/mW将集成的睡眠模式与可选的X态保存功能相结合,Cortex-M3处理器保证对于同时需要低能耗和出色性能的应用不存在折衷.全功能该处理器执行Thu

10、mb?-2指令集以获得最正确性能和代码大小,包括硬件除法、单周期乘法和位字段操作.Cortex-M3NVIC在设计时是高度可配置的,最多可提供240个具有单独优先级、动态重设优先级功能和集成系统时钟的系统中断.丰富的连接功能和性能的组合使基于Cortex-M3的设备可以有效处理多个I/O通道和协议标准,如USBOTG(On-The-Go).3、为什么选择Cortex-M4目标用用：专门面向电动机限制、汽车、电源治理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案.曾获大奖的高能效数字信号限制Cortex-M4提供了无可比较的功能,以将32位限制与领先的数字信号处理技术集成来满足需要很高能效

11、级别的市场.易于使用的技术Cortex-M4通过一系列出色的软件工具和Cortex微限制器软件接口标准(CMSIS)使信号处理算法开发变得十分容易.三、标准1、M0ARMCorteMO功能Cortex*MO体系结构ARMV6-M冯诺依曼ISA支持rtiumb®?Thurn比?技术.管道3阶国Dhrystone.用DMIPSA1HZ中断NM41到32个物理中断中断延迟帕个周期睡昵模式篥成的WFI和WFE指令睡眠和深度睡.昆信号随电强宣里要包提供的可选保存模式增强的指令单周期32x3©乘法调试JT4G或串行拄调试端口ARMCortex-M0处理器执行Thumb指令集,包括少量使

12、用Thumb-2技术的32位指令.这是ARMCortex-M3和ARMCortex-M4支持的指令集的二进制向上可兼容子集.2、M3体系结构ARMV7-M哈佛ISA支持Thumb®/Thumb-2管道3阶段+分支预测Dhrystone1.25DMIPS/MHz内存保护带有子区域和后台区域的可选8区域MPU中断不可屏蔽的中断NMI+1到240个物理中断中断延迟12个周期中断间延迟6个周期中断优先级8到256个优先级唤醒中断限制器最多240个唤醒中断集成的WFI和WFE指令和“退出肘睡抿功能.睡眠模式睡眠和深度睡眠信号.随ARM电源治理工具包提供的可选保存模式位操作集成的指令和位段噌强的

13、指令硬件除法2-12个周期和单周期32x32乘法.调试可选JTAG和里红缕遁述端口.最多8个断点和4个检测点.跟踪可选指令邈限KIM、数据跟踪DWT和测量跟踪ITMCortexM3性能、功率和面积工艺TSMC180nmGTSMC90nmG优化类型速度优化面积优化速度优化面积优化标准单元库ARMSC7ARMSC7ARMSC9ARMSC9性能DMIPS总计1257534075频率(MHz)1005027550成效(DMIPS/mW)3756.25待定12.5面积(mm2)0.370.250.0830047内核面积、频率范围和功耗取决于工艺、库和优化.上面引用的数字是使用通用TSMC工艺技术和ARM

14、物理IP标准单元库和RAM的合成核心的说明.面积数字包括CM3Core、嵌套向量中断限制器(NVIC)和总线矩阵,但不包括可选组件(包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元).速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷.面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷.3、M4体系结构ARMv7E-M(Harvard)ISA支持Thumb®/Thumb-2单周期32位MAC单周期双16位MACDSP扩展_8、16位SAID运菖硬件除法(2-12个周期)单精度浮点单元淳点单元符合IEEE754管道3

15、阶段+分支而测口hrystone1.25DMIPS/MHz内存保IP带有子区域和后台区域的可选8区域MPU中断不可屏蔽的中断(NMI)+1到240个物理中断中断延迟12个周期中断间延迟6个周期中新优先级8到256个优先级唤醒中断限制器最多240个嗓醒中断集成的WFI和WFE指令和退出时睡眠功能口睡眠模苴睡眠和深度睡眠信号0随ARM电源治理工具包提供的可选保存模式位操作集成的指令和位最调试可选JTAG和里行线竭这瑞口.最多8个新点和4个检测点.跟琮可选指令跟踪(ETF-Jk数据跟踪(DW7)和测量跟踪(ITM)uuiaiuui-iuiiMuiaiuuiKiuiCOPtGXM4性能、功耗和面积工艺

16、65nm低功耗工艺优化类型速度优化面积优化标准单元库ARMSC12ARMSC9性能3Mps总计1375185频率(MHZ)300150成效(DMllPS/mW)2438面积(mm2)C°11FPU面积(如果包括)(mn?)008006内核面积、频率范围和功耗取决于工艺、库和优化.上面引用的数字是使用低功耗工艺技术和ARM物理IP标准单元库和RAM的合成内核的说明.面积数字包括中央内核(包括DSP扩展、嵌套矢量中断限制器(NVIC)和总线矩阵),但不包括可选组件(包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和TracePortInterfaceUnit.速度优化的实现是

17、指为了实现目标频率性能而做出的库选择、合成流决策和折衷.面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷.以下的一点为M4页面特有的介绍:系统IP系统IP组件对于在芯片上构建复杂的系统至关重要,通过利用系统IP组件,开发人员可以显著缩短开发和验证周期,从而节省本钱并缩短产品的上市时间.说明AMBA总线系统IP组件AMBA设计工具包(ADK)AHBA.D.KAMBADMA限制器AHBDMA限制器aiuMiKiuiaiuMiLiuiaiuuiuui&i物理IPARM®物理史平台提供工艺优化的通以进行8此泡麻I处理器的同类最正确突现.标准单号ARM标准单元库在

18、多种不同的体系结枸中可用,支持一个适用于所后设计类型的、十分广泛的性能范围,设计辑库人员可I就选择不同的库,邪针时速度,功耗和碱面积优化其设计内存编译器一系列通过硅验证的SRAMs存放器文件和ROM内存编碎器,适用于从性能关曜应用到本钱就感和低功率应.»型意盘留用的各种设过为符合不断变化的系统体系维相和标准而设计的一系列硅验证接口IP.通用I/O,专甩叫、高速口口号和里迁授口已经过此代,可通过较少的引峨提供较高的数据吞吐量性能.注：以上内容摘自:/arm/目前局部主流厂家的产品介绍：德州仪器：1、LM3Sxxxx系歹U(M32、LM4Fxxxx系歹U(M4)意法半导体：1、STM32F0xx系列(M048MHZ02、STM32Lxxx系歹U(M332MHZ)3、STM32F1xx系列(M372MHZ)4、STM32F2xx系歹U(M3120MHZ)5、STM32F4xx系歹U(M41