计算机组成原理1224

1、主观题作业学习中心：_学号：_姓名_简答题（每题5分）1、 试说明计算机系统的层次结构。答：答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。2、 简述基址寻址方式和变址寻址方式有什么异同处？答：基址寻址和变址寻址在形成有效地址时所用的算法是相同的，但是它们两者实际上是有区别的。一般来说，变址寻址中变址寄存器提供修改量(可变的)，而指令中提供基准值(固定的)；基址寻址中基址寄存器提供基准值(固定的)，而指令中提供位移量(可变的)。这两种寻址方式应用的场合也不同，变址寻址是面向用户的，用于访问字符串、向量和数组等成批数据；而基址寻址面向系统，主

2、要用于逻辑地址和物理地址的变换，用以解决程序在主存中的再定位和扩大寻址空间等问题。在某些大型机中，基址寄存器只能由特权指令来管理，用户指令无权操作和修改3、 说明存取时间和存取周期的区别。答：存取周期：（1）把信息代码存入存储器，称为“写”，把信息代码从存储器中取出，称为“读”。 （2）存储器进行一次“读”或“写”操作所需的时间称为存储器的访问时间（或读写时间），而连续启动两次独立的“读”或“写”操作（如连续的两次“读”操作）所需的最短时间，称为存取周期（或存储周期）。 （3）微型机的内存储器目前都由大规模集成电路制成，其存取周期很短，约为几十到一百纳秒（ns）左右 存取时间：RAM 完成一次

3、数据存取所用的平均时间（以纳秒为单位）。存取时间等于地址设置时间加延迟时间（初始化数据请求的时间和访问准备时间）。 读出时间与写入时间统称存取时间。 又称存储器访问时间。就是指从启动一次存储器操作到完成该操作所经历的时间。具体来讲，从一次读操作命令发出到该操作的完成，将数据读入数据缓冲寄存器谓之所经历的时间，即为存储器存取时间。 这里需要指出，存取时间和存储周期不一样，而通常，存储周期略大于存取时间。4、 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期：取出并执行一条指令的时间。 机器周期：通常用内存中读取一个指令字的最短时间来规定CPU周期。(也就是计算机完

4、成一个基本操作所花费的时间) 时钟周期：处理操作的最基本单位。(CPU的主频) 指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。5、何谓DMA方式？ DMA控制器可采用哪几种方式与CPU分时使用内存？答：

5、直接内存访问（DMA）方式是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制。数据交换不经过CPU，而直接在内存和I/O设备之间进行。DMA控制器采用以下三种方式：停止CPU访问内存：当外设要求传送一批数据时，由DMA控制器发一个信号给CPU。DMA控制器获得总线控制权后，开始进行数据传送。一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU。周期挪用：当I/O设备没有 DMA请求时，CPU按程序要求访问内存：一旦 I/O设备有DMA请求，则I/O设备挪用一个或几个周期。DMA与CPU交替访内：一个CPU周期可分为2个周期

6、，一个专供DMA控制器访内，另一个专供CPU访内。不需要总线使用权的申请、建立和归还过程。6、外围设备的I/O控制方式分哪几类？各具什么特点？答：外围设备的I/O控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU

7、的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。7、为什么外围设备需要通过接口与CPU连接？接口的主要功能有哪些？答：外围设备要通过接口与CPU相连的原因主要有：（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。（2）I/O设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。（5）CPU启动I/O设备工

8、作，要向外设发各种控制信号，通过接口可传送控制命令。（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU， 通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传 送数据的功能（包括缓冲、数据格式及电平的转换）。8、CPU响应中断应具备哪些条件？答：CPU响应中断条件：1、有中断源发出的中断请求；2、中断总允许位EA=1，即CPU开中断；3、申请中断的中断源的中断允许位为1，即中断没有被屏蔽；4、无同级或更高级中断正在被服务；5、当前的指令周期已经结束.9、以DMA方式实现传

9、送，大致可分为哪几个阶段？答：DMA传送前的预置阶段（DMA初始化）数据传送阶段（DMA传送） 传送后的结束处理10、简述中断的全过程。答：一个中断过程包括3个阶段：第一阶段是中断请求当外围设备准备好向CPU传送数据或已准备就绪接收CPu的数据或是有某种紧急情况需要CPU处理时外围设备向CPU发出中断请求该请求记录在中断请求触发器中直到CPU响应中断才清除。第二阶段是中断响应。CPU在一定条件下会暂停执行当前的主程序转去响应(某种)中断将CS、IP以及标志寄存器内容压入堆栈保护起来并关闭中断(使IF=0)转入中断服务程序。第三阶段为中断处理阶段CPU在中断服务程序中要进行保护现场、中断服务、恢

10、复现场、中断返回等工作。计算题（每题10分）1、 已知x=0.10111，y=0.11011，用补码加减法计算x+y补和x-y补，并指出结果是否溢出。2、 对十进制的数据123 10作规格化浮点数的编码，假定1位符号位，基数为2，阶码5位，采用移码，尾数10位，采用补码。3、已知x=-0011，y=-0101，试用原码一位乘求x y=？答：应用题（每题10分）1、用4KB×8位的存储器芯片构成8KB×16位的存储器。要求：1）该存储器能存储多少个字节的信息？2）需要多少片DRAM芯片？3）需要多少位地址作芯片选择？4）画出该存储器组成的逻辑框图。答： 1）存储器能存储16KB信息； 2）需4片； 3）地址线总需13位，芯片本身地址线占12位，1位地址作芯片选择，所以采用位并联与地址串联相结合的方法来组成整个存贮器。 4）逻辑连接图如下：2、 假设寄存器 R 中的数值为 1000 ，地址为 1000 的存储器中存储的数据为 2000 ，地址为 2000 的存储器中存储的数据为 3000 , PC 的值为 4