简易数字时钟 hyc

1、郑州轻工业学院电子技术课程设计 题 目： 简易数字时钟 学生姓名： 专业班级： 学 号： 院 （系）： 电气信息工程学院 指导教师： 完成时间： 2017年12月31日 课程设计（论文）任务书题目 简易数字时钟 专业 自动化15-01 学号 姓名 主要内容、基本要求、主要参考资料等：主要内容1阅读相关科技文献。2学习protel软件的使用。3学会整理和总结设计文档报告。4学习如何查找器件手册及相关参数。技术要求1. 利用市场常见的晶振频率，分频出1HZ的频率。2. 电路能够实现时钟的功能，并可以切换12或24小时制。3. 电路能够显示时间。主要参考资料1何小艇，电子系统设计，浙江大学出版社，2

2、001年6月2姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月3王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月4李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月5康华光，电子技术基础，高教出版社，2003完 成 期 限： 2017年12月31日 指导教师签章： 专业负责人签章： 2017年12月25日目 录课程设计（论文）任务书I目 录II摘 要IV1 概述12 设计方案22.1 555定时器构成的多谐振荡器电路22.2 分频电路32.3 计数电路42.4 译码显示电路72.5 校时电路83 具体实际电路113.1 多谐振荡器113.2 分频器

3、123.3 计数器123.4 译码显示143.5 校时电路143.6 总电路144 结论165 总结17参考文献18附录一 元器件清单19附录二 总电路图20 简易数字时钟摘 要本设计主要是基于电子电路的电子时钟的设计，通过proteus进行仿真实验。根据设计要求进行编辑设计电路。本设计主要利用555定时器构成的多谐振荡器来输出一个计时脉冲信号，然后经由分频器进行使分频脉冲信号达到标准的秒脉冲信号，再利用增计数器，构成60、24、12进制计数器,在采用译码器进行译码，并把信号传给八位共阴极数码管进行显示。本设计带有开关校正模式，通过组合逻辑电路对时钟的“秒”、“分”、“时”进行校时，为避免校时

4、中机械开关产生的抖动，所以在校时电路中加入RS锁存器，开关每按压一次，输出信号改变一次。关键词 555构成的多谐振荡器 分频器 计数器 译码器 数码管 1 概述数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟的设计方法有许多种，例如可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟，还可以利用单片机来实现电子钟等等。这些方法都各有其特点，本设计主要是利用电子器件进行组装设计数字电子钟。设计中的数字电子钟使用555定时器构成多谐振荡器产生

5、计时脉冲信号，通过分频器（74LS90集成芯片）使脉冲信号达到标准的秒脉冲信号即产生频率为1HZ的信号。秒、分、时分别为60、60和24、12进制计数器。秒、分均为六十进制，即显示0059，它们的个位为十进制，十位为六进制。分秒功能的实现是用两片74LS161组成60进制递增计数器。时为二十四进制和十二进制计数器，二十四进制显示为0023， 当十进位计到2，而个位计到4时清零，就为二十四进制。十二进制显示为0011， 当十进位计到1，而个位计到2时清零，就为十二进制。时功能的实现也是用两片74LS161组成24进制和12进制递增计数器。对计数信号采用74LS48集成芯片实现译码，使用8个共阴极

6、八段数码管显示时，分，秒的计数。通过组合逻辑电路对时钟的“分”，“时”进行校时，为避免校时中机械开关产生的抖动，所以在校时电路中加入延迟消抖电路，开关每按压一次，输出信号改变一次。2 设计方案 1、利用中小规模集成电路进行设计电子钟；2、利用单片机进行设计。本设计是利用中小规模电子器件进行设计，主要分为以下几部分电路（如图1）。图1 设计框图2.1 555定时器构成的多谐振荡器电路 电路组成图2 555多谐振荡器用555定时器构成的多谐振荡器电路如图2所示：图中电容C、电阻R1和R2作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6脚）与电容相连

7、；集电极开路输出端（7脚）接R1、R2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过0.01uF电容接地。2.1.2 工作原理图3 555多谐振荡器原理图电路接通电源的瞬间，由于电容C来不及充电，Vc=0v，所以555定时器状态为1，输出Vo为高电平。同时，集电极输出端（7脚）对地断开，电源Vcc对电容C充电，电路进入暂稳态I，此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充、放电回路的参数。暂稳态的维持时间，即输出Vo的正向脉冲宽度T1T10.7*(R1+R2)C （2-1）暂稳态的维持时间，即输出Vo的负向脉冲宽度T2T20.7*R2*C

8、（2-2）电路如此周而复始，所以在电路的输出端就得到一个周期性的矩形波。其波形如图3所示，其振荡频率ff=1/(T1+T2)1.43/(R1+2*R2)C (2-3) 所以，可以利用555定时器构成的多谐振荡器来输出一个一定频率的波，为之后的计数部分做准备。2.2 分频电路由于振荡器产生的频率很高，要得到标准的秒脉冲信号，需要分频电路。本设计由集成电路555定时器构成的多谐振荡器产生的脉冲信号。所以本设计采用了74LS90集成芯片来实现分频。74LS90 为中规模 TTL 集成计数器 ，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。计数脉冲从输入，若为输出时实

9、现二分频；当与相连，作为输出端时，电路实现十分频。本设计利用的是其十分频。如图4。图4 分频器2.3 计数电路秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制和十二进制两种模式。要实现这一要求，可选用的中规模集成计数器较多，本设计利用的是74ls161计数器，如图5。图5 计数器其各引脚功能如下表1。表1 功能图2.3.1 六十进制计数器由分频器来的脉冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到60秒时产生一个向分钟的进位信号。因此，可以选用两片

10、74LS161集成芯片组成60进制计数器。其中，“秒”个位为十进制，“秒”十位为六进制，电路如图6。图6 60进制CR（MR）接高电平，秒信号脉冲从CLK端输入进行十进制记数，满十输出进位信号，即U9中的=1010时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。秒十位计数器为六进制计数器，Q1、Q2的输出端通过与非门输出构成清零复位信号给CR（MR）端，当U10中的=0110时计数器清零，从而构成六进制计数器，同时输出向“分”计数器的进位信号。分计数器的组成电路与秒计数器的组成电路完全相同。不过进入CP的脉冲信号为秒十位进位信号输入的信号。2.3.2 24进制计数器当数字电子

11、钟采用24小时制计时模式时，在“时”计数上采取二十四进制计数器。由“分”十位进位的脉冲信号，首先送到“时”个位计数器，“时”个位计数器由74LS161集成芯片构成十进制计数，计数信号满10向十位进位，“时”十位也是用74LS161芯片构成3进制计数器，当且仅当十位为2且各位为4时，归零，电路如图7。由图可知，来自“分”十位的进位信号进入“时”个位计数器，计数器满10清零，即当计数器U19的=1010时，同时向“时”十位计数器送入脉冲信号。当U20中的=0100且U19中的=0010时，计数器U19，U20同时清零，即完成24进制计数。图7 24进制2.3.3 12进制计数器当数字电子钟采用12

12、小时制计时模式时，在“时”计数上采取十二进制计数器。由“分”十位进位的脉冲信号，首先送到“时”个位计数器，“时”个位计数器由74LS161集成芯片构成十进制计数，计数信号满10向十位进位，“时”十位也是用74LS161芯片构成2进制计数器，当且仅当十位为1且各位为2时，归零，电路如图8。由图可知，来自“分”十位的进位信号进入“时”个位计数器，计数器满10清零，即当计数器U25的=1010时，同时向“时”十位计数器送入脉冲信号。当U25中的=0100且U26中的=0010时，计数器，同时清零，即完成24进制计数。图8 12进制2.4 译码显示电路译码是把给定的代码进行翻译, 将时、分、秒计数器输

13、出的四位二进制代码翻译为相应的十进制数, 并通过LED 显示器显示, 通常LED 显示器与译码器是配套使用的。选用器件时应当注意译码器和显示器件相互配合。一是驱动功率要足够大，二是逻辑电平要匹配。秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器74LS48，在数送给各自的数码管，显示出时、分、秒的计时。输入A3 、A2 、 A1和 A0接收四位二进制码，输出ag为高电平有效，可直接驱动共阴极显示器，三个辅助控制端，以增强器件的功能，扩大器件应用。74LS48具有的逻辑功能有（1）7 段译码功能（LT=1，RBI=1）在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，

14、输入 DCBA 经 7448译码，输出高电平有效的 7 段字符显示器的驱动信号，显示相应字符。除 DCBA = 0000外，RBI 也可以接低电平，见表 1 中 116 行。（2）消隐功能（BI=0）此时 BI/RBO 端作为输入端，该端输入低电平信号时，表 1 倒数第 3 行，无论 LT 和 RBI输入什么电平信号，不管输入 DCBA 为什么状态，输出全为“0”，7 段显示器熄灭。该功能主要用于多显示器的动态显示。（3）灯测试功能（LT = 0）此时 BI/RBO 端作为输出端， 端输入低电平信号时，表 1 最后一行，与 及 DCBA 输入无关，输出全为“1”，显示器 7 个字段都点亮。该功

15、能用于 7 段显示器测试，判别是否有损坏的字段。（4）动态灭零功能（LT=1，RBI=1）此时 BI/RBO 端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表 1 倒数第 2 行，输出全为“0”，显示器熄灭，不显示这个零。DCBA0，则对显示无影响。该功能主要用于多个 7 段显示器同时显示时熄灭高位的零。图9 译码显示电路本设计实验电路如图9所示为计数、译码显示电路。2.5 校时电路2.5.1 “时”、“分”校正通常情况下，时钟开始计时与标准时间不同，时钟采用输入脉冲信号给“时”，“分”校正，电路如图10。由图2-11可知，当开关S向上闭合时，

16、时钟正常计数，当开关向下闭合（手动闭合）时，每按压一次输出一个脉冲，即计数器计数增加1。在按压按开关键时，由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这些情况下是不允许的。为了消除开关的接触抖动，因此在机械开关与被驱动电路间接接入一个基本RS触发器。当S为 0， R1（即开关向下闭合时），可得出CPl， 0。当按压按键时，开关向上闭合，S1，R0，可得出 CP0，1，改变了输出信号的状态。若由于机械开关的接触抖动，则R的状态会在0和1之间变化多次，若 Rl，由于A0，因此G

17、2（A）门仍然是“有低出高”，不会影响输出的状态。同理，当松开按键时， S端出现的接触抖动亦不会影响输出的状态。因此，图7所示的电路，开关每按压一次，输出信号CP仅发生一次变化。这样就可以对时钟的“时”，“分”进行手动校正。图10 校时电路2.5.2 “秒”校正为使时钟具有更加准确的计时，可采用等待校时对”秒“进行校正。如图11。图11 秒控制当开关SW1闭合时，时钟正常计数；当开关断开时，计数器停止计数，时钟可以进行对“秒”的校正，当标准时间与时钟显示的时间相同时，闭合开关SW1，这样就实现了对“秒”的校正。3 具体实际电路3.1 多谐振荡器振荡器是数字电子钟各位计数的基本时钟信号，要求产生

18、的时钟信号必须频率稳定和精确。所以本设计采用555定时器构成的多谐振荡器来实现。555定时器是一个典型的模数混合电路，具有模拟器件（运算放大器），又有数字器件（触发器），还有非门等组成，555定时器集成块有8个引脚，1脚、G N D 地端，2脚、低电平触发端，3脚、输出端，4脚、复位端，6脚、高电平触发端，7脚、放电端，8脚、正电源端（518V），5脚一般不用，外接0.01uF的电容器，起到一个滤波的作用和防止干扰信号的窜入。6脚是运算放大器C 1 的反相输入端，C 1 开环运行，它的特性如果5脚电压高于6脚运算放大器C 1 输出的是高电平，5脚电压低于6脚C 1 比较器输出的是低电平，所以运

19、算放大器C 2 也是一个比较器。本设计电路中，有电容2个，555定时器构成的振荡器1个，电阻2个，如下图12所示。图12 555多谐振荡器（仿真图）3.2 分频器555振荡器构成的多谐振荡器产生的信号频率10HZ,要得到的秒脉冲信号,则需要分频,图中采用1个计数器组成分频器。每块的输出脉冲信号为输人信号的十分频,则的输人脉冲信号通过分频正好获得 1秒脉冲信号,秒信号送到计数器的时钟脉冲端进行计数。74LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计

20、数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端， 则构成异步5421码十进制加法计数器。(5)清零、置9功能。本设计使用方法如图13所示。图13 分频器（仿真图）3.3 计数器3.3.1 秒计数器555多谐振荡电路所得的信号经过分频电路

21、后得到频率为1Hz的时钟信号，可以把此1Hz的时钟信号作为秒位的时钟信号。利用74LS161芯片采用同步置数方法，设计成一个60进制计数器。电路如图14。60进制计数器，由两部分组成，一个十进制计数器，一个六进制计数器。这样，个位与十位组合而成的就是一个60进制计数器，CLK为时钟信号。图14 60进制（仿真图）3.3.2 分计数器分位是以秒位的进位信号作为时钟信号，也是组成一个60进制计数器，也由2片74LS161构成。个位C十进制计数器，十位一个60进制计数器，与秒位不同的只是分位的时钟信号是秒位的进位信号。电路如图14。3.3.3 时24进制计数器时位的时钟信号是分位的进位信号，利用74

22、LS161组成24进制计数器个位是一个十进制计数器，用Q3端作为十位的时钟信号。用十位的0010状态和个位的0100状态共同来对十位与个位清零。电路如图7。3.3.4 时12进制计数器时位的时钟信号是分位的进位信号，利用74LS161组成12进制计数器。个位是一个十进制计数器，用Q3端作为十位的时钟信号。用十位的0001状态和个位的0010状态共同来对十位与个位清零。电路如图8。3.4 译码显示译码显示电路是将各计数器计数情况直观地显示出来。由于用74LS161设计的计数器输出是8421BCD码，所以可以用74LS48与2位共阴极数码管这个组合来实现译码显示功能。显示译码器，该译码器是一个对8

23、421BCD码译码输出高电平有效的译码器。以秒位为例的译码显示电路如图9，分位，时位原理一样。3.5 校时电路校时电路用于调节时间。3个开关来实现调节时、分、秒的功能，由于机械开关在接通时会产生抖动现象，所以需要加一个去抖动电路，可以用RS触发器实现。电路如图15。图中，去机械开关抖动电路输出信号与秒位进位信号加一个非门，作为分位的时钟信号。图15 校时电路（仿真图）3.6 总电路将555定时器构成的多谐振荡电路，分频电路，秒位，分位，时位计数器电路，显示译码电路，校时电路，这些模块相连接，组成总的设计电路，即数字电子钟电路。如附录二所示。本设计利用555定时器构成的多谐振荡器和分频器来实现秒

24、脉冲的产生，所以可以实现电子钟正常的显示时间，并可以转换12时进制与24时进制，另外，还可以实现调时校正时间，可以精确到秒位。4 结论此电子时钟设计是利用Proteus仿真软件进行仿真实验，基本上实现了课程设计上要求实现的功能。 硬件部分有4个按键，当按键1按下时，555定时器构成的多谐振荡器产生的脉冲经分频器分频进入秒计数器，秒表开始计时；同时此按键也是调节秒时间的按键，当电子时钟运行中秒位误差较大时，可以打开按键1，待到电子钟的秒表与实际时间一致时在闭合按键1，这样电子时钟秒位的误差就消除了。按键2是电子钟分位的调节按键，当电子时钟分位误差较大时，调节按键2，每按下按键一下，电子时钟分位加

25、一，以此来消除电子时钟分位的误差。按键3是电子钟时位的调节按键，当电子时钟时位误差较大时，调节按键3，每按下按键一下，电子时钟时位加一，以此来消除电子时钟分位的误差。按键4是用来转换时位24时制与12时制。对于此次设计，并不是一帆风顺的。在调试阶段出现了一些些的小问题。1.在想好如何设计电路后准备进行Proteus仿真软件进行仿真实验，但是发现自己电脑上Proteus软件竟然安装不上，然后开始百度相关问题，然后找不同版本的安装包进行试验，在经过一个上午的查找终于解决了这个问题，安装上了Proteus8.6版本。2.开始刚启动时，电子钟不可以自己进行计时，只有按下秒、分、时的按键时，电子钟才能开

26、始及时。然后我就开始尝试排查一些元器件有没有接错的问题，后来发现因为按键可以手动调节时机，说明计数器、译码显示、校正电路部分等没有问题，所以问题只能是处在秒脉冲的输出部分，然后开始排查555定时器构成的多谐振荡器与分频器，最后发现问题是出在了555定时器上，因为555定时器上的电阻与电容的数值不合适，导致输出不了秒脉冲，以至于电子钟不能自动工作。 3.在电子钟电路刚开始启动仿真软件进行仿真时，秒、分、时的十位显示的都是1而不是0，当对于电路来说，初始状态下数码管应该都显示的是0而不是1，所以此时电路还是存在一些小问题的。然后我开始排查电子钟电路的各个部分，但是却没有发现任何一个地方有问题，我就

27、继续开始想这个问题出在了那里。直到一次我偶然的找元器件时发现了同样是与非门但其型号却不相同，接着我就开始尝试用4011的与非门替换掉了原来用到74LS00，然后电路就神奇的回复了正常，所以这个问题的出现是因为元器件的选择没做好。5 总结 对于课程设计的要求基本完成：电子钟的显示、调时、转换24时制与12时制。电子钟的显示功能，精确度完全可以满足日常生活显示时间的需要；调时功能，方便快捷；12与24时制转换功能，简单好用。但是由于此次设计时间较短，来不及购买并组装实物，不过，我相信，如果时间充足，我完全可以把实物做出来，并正常的实现设计需要满足的要求，并进一步改进。 另外，在本次设计的过程中，我发现了很多问题，虽然以前没做过这样的设计，但通过这次设计我学会了很多东西。首先是在设计某些模块的时候无法把握住整体时，可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多；然后是电路尽可能的连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流。如果电路乱的连自己都看不懂，那还如何改进和扩展；接下来是很多难点的突破都来自于与同学的交流，交流使自己获得更