开关电源数字控制器结构框图

1、适用于高频开关电源数字控制器的模数转换器周涛 许建平 贺明智西南交通大学电气工程学院，成都 610031摘 要 本文分析和总结了当今现有的适用于高频开关电源数字控制器的模数转换器的架构和工作原理，并通过合理的分类明确了各种类型ADC架构的优缺点。关键字 模数转换，数字控制器，开关电源1 引言数字控制器较传统的模拟控制器具有设计灵活、开发周期短、抗干扰性强、可靠性高等优点，因而越来越广泛地用于开关电源的控制领域。开关电源的数字控制器主要包含三大结构单元：模数转换器（ADC）、离散时间补偿器（Discrete-time compensator）和数字脉宽调制器（DPWM）1。图1所示为一种可行的电

2、压型脉宽调制数字控制器的结构框图。ADC将第n个时刻输出电压Vo与参考电压Vref之间的模拟误差电压信号转换为数字误差代码en。离散时间补偿器通过预先编好的控制算法计算出占空比代码dcn。然后，DPWM基于所需要的开关频率fs和由补偿器提供的占空比代码dcn产生门极驱动信号g1、g2来控制功率开关的导通和关断。随着开关频率的提高，数字控制器各结构单元的技术要求也随之增加，昂贵的成本严重阻碍了数字控制器在高频开关电源控制领域中的市场化进程。其中，为了实现高频开关电源精确的电压调节特性，模数转换器必须同时具有非常高的转换速率和分辨率。而传统的高分辨率高速率的模数转换器（如逐次比较寄存（SAR）式架

3、构和管道（pipeline）式架构），对工作时钟频率要求高、电路结构复杂、而且成本很高，这些都制约了高频开关电源数字控制器性价比的提高。2 适用于高频开关电源的模数转换器近几年，对高频开关电源数字控制器的研究逐渐成为学术界的热点课题，有学者分别提出了一些适用于高频开关电源的高分辨率高转换速率的ADC架构。 2.1 闪速式ADC闪速式（Flash）ADC是高频开关电源数字控制器中较为常用的一种ADC架构。如图2所示2，Flash ADC通过DAC将数字参考代码转换为所需的参考电压；并通过电压偏置网络在参考电压的两侧形成均匀的电压分格，从而产生了一组以参考电压为中心的量化电压值；通过比较器网络将电

4、源的输出电压与这些量化电压值进行比较，从而以“温度计码”的形式输出转换结果De(B7 B6 B5 B4 B3 B2 B1 B0)。之所以称输出结果De为“温度计码”，是因为在De中低位都是“1”，高位都是“0”，而且“1”的个数随电源输出电压的增大而增多，这与温度计中因环境温度变化而变化的水银柱高度非常相似。很明显，这种“温度计码”必需通过编码电路转换成数字处理内核能够识别的二进制码，以便用于运算或查表。这种并行比较的Flash ADC转换周期仅为一个时钟周期，因此转换速度非常快。可是当电源输出电压的范围比较大时，需要Flash ADC具有较大的转化范围（如从电源输入电压到接地电压），由此而导

5、致由电阻组成的电压偏置网络上非常大的功率消耗。而且，由于电压调节必须满足一定的精度要求，当调节范围较大时，电源误差电压的量化值和比较器的个数将会非常多，所需要的逻辑编码电路也将会非常复杂，从而导致控制器芯片面积也会非常大。所以这种Flash ADC只适合用于电源输出电压调节范围比较小的场合。可见，当用于高速率、高分辨率的场合时，以Flash ADC为代表的传统ADC，消耗的功率比较大、占用的芯片面积比较大、花费的成本也比较高。2.2 延迟线ADC为了解决上述问题，有学者提出了一种基于延迟线（delay-line）的ADC结构3。在标准的CMOS工艺中，信号在逻辑电路中的传播延迟td在一定条件下

6、与供电电压VDD成反比，具体关系为，tVDDd=K( （1）VDDVth)其中，Vth为MOS器件的门限电压，它通常远小于供电电压VDD, 从而可看出td与VDD近似成反比。如果将一定数量逻辑门连接起来，便可以组成一个延迟单元。每个延迟单元具有一个输入端、一个输出端和一个复位端。如图3所示为一种可行的延迟单元结构，可以在其中添加更多的逻辑门来实现对单元时延的控制。然后，将若干这样的延迟单元串接起来，组成一条延迟线，其基本结构如图4所示。在每个开关周期的开始，从输入端输入一个测试信号“start”；经过一个固定的时间间隔（Tsample），产生一个采样脉冲，将各延迟单元的输出通过一串D触发器采集

7、到寄存器中；在Tsample之后，所有采到的延迟单元输出被清零。由于信号在逻辑电路中的传播延迟与电源输出电压（即ADC的供电电压）成反比，因此采样结果中“1”的个数随电源输出电压的增大而增多。可见，这也是基于“温度计码”的转换方式，它同样需要另外的编码电路根据预先确定的参考代码将其转换为表示误差信号的二进制码。所以，由于编码电路复杂度的限制，延迟线 ADC在保持较高精度的基础上，也只能实现较小范围的模数转换。在延迟线的设计中，ADC的转换精度决定了每个延迟单元的时延，而ADC的转换范围决定了整个延迟线的长度，即延迟线所包含的延迟单元的个数。在现代亚微米CMOS工艺中，逻辑门的信号传输时延非常短

8、，因此实现几百千赫兹到几兆赫兹的采样率是非常容易的。可见这种ADC同时可以实现较高的分辨率和较高的转换速度，以满足高频开关电源对ADC精度和速度的要求。此外，这种延迟线ADC还具有其它独特的优点：（1）它使用标准的逻辑门，可以通过HDL等工具语言进行设计；（2）不需要任何用于调节精度的外部模拟器件；（3）尤其值得一提的是，在某一时间段内测试信号穿过延迟单元数量的多少由该时间段平均电压的大小决定，因此这种ADC结构具有非常强的抗噪能力，不易受开关电源尖峰电压的干扰。 2.3 压频振荡式ADC在一些应用中，也有通过压频振荡器（VCO）获得电源输出电压数字代码的实例4。在一定电压范围内，压频振荡器的

9、振荡频率与输入电压成正比，如图5所示。因此可以首先对电源输出电压进行预放大，将其调节到该范围内，然后再作用于压频振荡器。如果电源输出电压较大，得到的振荡次数就多；反之就少。通过计数器可得到振荡器在一个固定的时间段内的振荡次数；然后将其与等效于电源参考电压的参考数值相减，便可得到误差电压的数字代码。为了获得较为精确的转换结果，这种方法通常需要较长的计数时间来记取较多的次数，使得留给数字补偿器进行运算的时间比较短。因此要求其补偿器具有简便有效的控制算法，否则将会引入较长的时延。3 ADC的分类论文通过对各种ADC结构和工作原理的分析，指出ADC在进行从电压到数字的转换过程中涉及三个技术环节：即转换

10、模式、量化方法、电路类型。根据这三个技术环节，我们将适用于高频开关电源的各种ADC进行了合理的分类，从而明确各种类型ADC的优缺点，并在此基础上首次提出了“混合并用”的思想，以取长补短。3.1 直接转换和间接转换模拟信号与数字信号共同存在于数字控制的开关电源中，因此数字控制器必须首先将所需的连续的模拟信号转换为离散的数字信号，才能用于数字控制器内核的运算，从而产生控制效果。在电压型开关电源中，ADC需要将电压信号转换为数字信号，然而这种转换可以是直接的转换，也可以是间接转换。由此，可以将 ADC分为：直接转换模式、 间接转换模式。例如，Flash ADC便是基于直接转换模式的ADC，它将电源输

11、出电压直接与偏置网络上各电压分格进行比较，从而得到误差电压的数字代码；其中也包括那些只含有2个比较器5或1个死区（dead-zone）比较器6的简易Flash ADC。再如，延迟线 ADC 和VCO都是基于间接转换模式的ADC，其电压到数字的转换需要经过时间或频率信号。延迟线ADC通过电源输出电压影响测试信号在延迟线上的传播时延来改变相应的数字代码；而基于VCO的ADC 是通过电源输出电压影响VCO的振荡频率来改变相应的计数代码。直接转换模式需要由较大的电信号来产生量化信息，这样就不可避免地产生较大的功耗（尤其是在ADC转换量程较大的时候），使得电源整体的用电效率较低。而间接转化模式可以利用较

12、小的电信号驱动其它信号（如时间或频率信号），从而降低功耗。此外，间接转换模式一般可以由数字电路实现，从而比基于直接转换模式的模拟电路具有更好的抗干扰能力。因此，基于间接转换模式的ADC正越来越受到学者和研究人员的青睐。3.2 均匀量化和非均匀量化模数转换中量化操作的目的是将某一连续的模拟量区间与由N个离散值组成的集合相对应，并且将区间的某一个模拟值与集合中的某一个元素相对应。集合中两个相邻元素所代表的模拟值之间的差值称为量化间距，根据是否所有的量化间距均相等，可以将ADC 的量化方法分为：均匀量化方法、 非均匀量化方法。例如，一般常用的Flash ADC、延迟线ADC、以及VCO ADC，均为

13、基于均匀量化方法的ADC。又如，文献7中曾提出一种基于代码表的非均匀量化方法，它将电源输出电压与一个非均匀分段的参考偏置网络进行比较，其输出结果通过编码表被转换成相应数字代码。基于均匀量化方法的ADC通常具有比较好的线性化特性，但是由于某些结构需要复杂的编码电路，使其在保持高分辨率的前提下只能实现非常小的转换范围。而基于非均匀量化方法的ADC，虽然丢失了一定的线性化特性，但是由于其量化间距可以随意设置，从而使ADC在转换范围、精度以及位数等技术环节的设计上增添了许多灵活性，如：（1）可以单方面追求高精度、大转换范围，或者同时实现高精度和大转换范围；（2）所需的位数大为减少，从而带来存储器尺寸的

14、减少。可见，这两种量化方法各有优缺点，因此，可以设想将两种量化方法“混合并用”，以便取长补短，实现最优的整体性能。本节为ADC提出了混合量化的思想，即在设计量化分格的时候，在电源参考电压的附近使用均匀量化方法，以使电源输出电压的转换在此处具有良好的线性化特性，从而改善对输出电压细调的性能；在远离电源参考电压的地方使用指数量化方法，以通过粗调来增大ADC的电压转换范围，并且改善粗调与微调的过渡过程。3. 3 组合电路和时序电路一般情况下，ADC中需要有一部分数字电路来产生可用的数字代码，而数字电路通常可分为组合电路和时序电路。由此，可以将 ADC的电路类型分为：组合电路类型、 时序电路类型。例如

15、，Flash ADC和延迟线ADC中带有将“温度计码”转换为二进制码的编码器，因此它们是基于组合电路类型的ADC。又如，VCO ADC中需要计数器来记录一个固定时段内振荡器的振荡次数，显然可以将其理解为将频率信号转换成数字信号的时序编码器，因此VCO ADC可以归为基于时序电路的ADC。时序电路通常具有结构简单、尺寸小等优点，但通常需要较长的工作周期，如计数器需要经过相对较长的时间来记录振荡器的振荡次数，以便给出较高的转换精度，从而留给补偿器完成运算工作的时间较短，因此要求补偿器的控制算法必须简单有效。组合电路通常具有处理速度快的优点，但电路结构较为复杂，因此占用芯片面积较大。鉴于上述两种数字

16、编码电路的优缺点，可以设想将两种类型的编码电路“混合并用”，以降低对其各自的技术要求。为此，我们提出了ADC的混合编码的思想，例如可以将编码器分成两部分，用VCO的计数器进行高m位的粗略编码和用“温度计码”的编码器进行低n位精确编码。高m位用于存储VCO的振荡次数，由于m较小，计数时间无需太长，从而缩短VCO ADC原来所需的长转换时间；低n位用于存储“温度计码”编码器的输出结果，由于n较小，编码器较为简单，从而降低了原来“温度计码”编码电路的复杂度。所得（m+n）位的数字代码既能同时保证所需的精度和转换范围，又避免了较长的转换时间和较高的电路复杂度。4 总结本文分析和总结现有的适用于高频开关

17、电源数字控制器的ADC的架构和工作原理，并通过合理的分类明确了各种类型ADC架构的优缺点。这些总结归纳工作能够帮助人们更加深刻全面地理解它们工作原理，从而促进了演绎工作的开展，有助于人们设计出适用于高频开关电源的性能更好、结构更加简单的ADC，以提高其数字控制器的性价比。参考文献：1 Maksimovic D., Zane R. and Erickson R., “Impact ofdigital control in power electronics,” in Proc. ISPSD04. 24-27 May 2004 pp. 13-22.2 Jinwen Xiao, Peterchev

18、A.V. and Sanders S.R.,“Architecture and IC implementation of a digital VRM controller”, in Proc. PESC 2001, vol. 1, 17-21 June 2001 pp. 38-47.3 Patella B.J., Prodic A., Zirger A. and Maksimovic D.,“High-frequency digital PWM controller IC for DC-DC converters”, Power Electronics, vol.18, Issue 1, Part 2, Jan. 2003 pp. 438-446.4 Matsuo H., Mimura Y., Nakao Y., Kur