数字电路复习题

1、第6章 时序逻辑电路的分析与设计时序逻辑电路的基本概念同步时序逻辑电路的分析同步时序逻辑电路的设计异步时序逻辑电路的分析若干典型的时序逻辑集成电路6.1时序逻辑电路的基本概念时序逻辑电路的模型与分类1.时序电路的一般化模型jOiI组合电路激励信号ES状态变量存储电路km*电路由组合电路和存储电路组成。结构特征:*电路存在反馈。Of1(I，S)表达输出信号与输入信号、状态变量的关系式Ef2(I，S)表达了激励信号与输入信号、状态变量的关系式输出方程:激励方程:状态方程:Sn+1f3(E，Sn)表达存储电路从现态到次态的转换关系式jOiI组合电路Ek S存储电路m2、异步时序电路与同步时序电路同步

2、：存储电路里所有触发器有一个统一的时钟源，它们的 状态在同一时刻更新。时序电路异步：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。脉冲异步时路，电平异步时序电路X& Z=1QQ121J“1”1D1D1JCPC1C1Q1Q2Q11K1KFF1&FFY2FF1Q0Q1CPQ0FF0时序电路功能的表达方法：方程组状态表 状态图时序图输出方程1.逻辑方程组( =+ Q1YQ)0D0Q0&A1DC1激励方程组1Q0( =Q+DQ)001FF0= QDA10Q1D1&1DC1状态方程组Q1CPn+1 1=QDFF1&n+(1=n0Qn+Q101n

3、+1 1n= QQA02. 根据方程组列出状态转换真值表状态转换真值表输出方程Y = ( Q+ Q)A01状态方程组Qn+1= Qn A10Qn+1= ( Qn + Qn)A001Qn1Qn0AQn+11Qn+10Y0000000011000100010110101000011011101100011110103. 将状态转换真值表转换为状态表状态转换真值表状态表Qn1Qn0AQn+1 1Qn+1 0Y000000001100010001011010100001101110110001111010Qn Qn10Qn+1Qn+1 / Y10A=0A=10 00 0 / 01 0 / 00 10

4、0/ 10 1 / 01 00 0 / 11 1 / 01 10 0/ 10 1 / 04. 根据状态表画出状态图0/01/0状态表0/101001/00/11/00/11/01011Qn Qn10Qn+1Qn+1 / Y10A=0A=10 00 0 / 01 0 / 00 10 0/ 10 1 / 01 00 0 / 11 1 / 01 10 0/ 10 1 / 0根据状态表画出波形图5. 时序图状态表CPAQ0Q1Y时序逻辑电路的四种描述方式是可以相互转换的QnQn10Qn+1Qn+1 /Y10A=0A=10 00 0 / 01 0 / 00 10 0/ 10 1 / 01 00 0 /

5、11 1 / 01 10 0/ 10 1 / 06.2同步时序逻辑电路的分析时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。分析过程的主要表现形式:时序电路的逻辑功能是由其状态和输出信号的变化的规律呈现出来的。所以,分析过程主要是列出电路状态表或画出状态图、工作波形图。分析同步时序逻辑电路的一般步骤:1. 了解电路的组成：电路的输入、输出信号、触发器的类型等2. 根据给定的时序电路图,写出下列各逻辑方程式：() 输出方程；() 各触发器的激励方程;（3）状态方程: 将每个触发器的驱动方程代入其特性方程得状态方程.3.列出状态转换表

6、或画出状态图和波形图；.确定电路的逻辑功能.同步时序逻辑电路分析举例例1试分析如图所示时序电路的逻辑功能。Q0&T0A1TCYQ0G2T1Q1&1TC1G1Q1CPFF1解：(1)了解电路组成。电路是由两个T 触发器组成的同步时序电路。(2) 根据电路列出三个方程组输出方程组:Y=AQ1Q0激励方程组:T0=A T1=AQ0将激励方程组代入T触发器的特性方程得状态方程组Qn+1= T Å Qn = TQn + TQnQn+1= A Å Qn00Qn+1= ( AQn ) Å Qn101(3) 根据状态方程组和输出方程列出状态表Qn+1= A

7、97; Qn00Qn+1= ( AQn ) Å Qn101Y =A Q Q10QnQn10Qn+1Qn+1 / Y10A=0A=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 01 1 / 01 11 1 / 00 0 / 1(4) 画出状态图A/YQ1Q00/00/01/000011/11/011101/00/00/0QnQn10Qn+1Qn+1 / Y10A=0A=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 01 1 / 01 11 1 / 00 0 / 1(5) 画出时序图12345678910

8、CPAQ0Q1YQnQn10Qn+1Qn+1 / Y10A=0A=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 01 1 / 01 11 1 / 00 0 / 1(6) 逻辑功能分析观察状态图和时序图可知，电路是一个由信号A控制的可控二进制计数器。当A=0时停止计数，电路状态保持不变； 当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到11状态，Y 输出1，且电路状态将在下一个CP上升沿回到00。输出信号Y的下降沿可用于触发进位操作。A/Y1234567891Q1Q00/0CP 0/01/00001A1/11/0Q0Q111101/0Y0/00/

9、0例2 试分析如图所示时序电路的逻辑功能。解：1.了解电路组成。电路是由两个JK触发器组成的莫尔型同步时序电路。2.写出下列各逻辑方程式：激励方程J1=K1=1J =K =X Å Q221输出方程Y=Q2Q1X=1Q1Q2“1”1J1JCPCC1KQ11KQ2&FF1FF2Y将激励方程代入JK触发器的特性方程得状态方程J2=K2=X Å Q1J1=K1=1FF2FF1Qn+1= JQn + KQnQn+1= JQn + KQnQn+1= X Å Qn ×Q+ X Å Q n×QnnQn+1= 1× Q n + 1 &

10、#215;Qn = Qn212121111n +1= X Å Q n Å Q nQ整理得：2123.列出其状态转换表，画出状态转换图和波形图= X Å Qn Å QnQQn+1= Qnn+1Y=Q Q2121211状态转换表QnQn21Qn+1Qn+1 / Y21X=0X=10 00 1 / 01 1 / 00 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0 / 11 0 / 1画出状态图状态图X/YQ2Q10/000011/00/10/01/01/01/111100/0QnQn21Qn+1Qn+1 / Y21X=0X=10

11、 00 1 / 01 1 / 00 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0 / 11 0 / 1根据状态转换表，画出波形图。CPA0Q11011010110011Q2YQnQn10Qn+1Qn+1 10YA= 0A= 10 00 11 100 11 00 001 01 10 101 10 01 01.确定电路的逻辑功能.X=0时00011011X/YQ2Q10/0电路进行加1计数X=1时00011/0001110010/11/00/01/电路进行减1计数 。1/1电路功能：可逆计数器11100/0Y可理解为进位或借位端。例3分析下图所示的同步时序电路。&a

12、mp;Q0 Q2Q11D1D1DC1C1C1CPQQQ021Qn +1 = DFF0FF1FF2Z01.根据电路列出逻辑方程组:Z1Z2输出方程组Z0=Q0Z1=Q1Z2=Q2nn激励方程组D= Q 1 Q 00D1 = Qn0D2 = Qn1将激励方程代入D 触发器的特性方程得状态方程Qn+1= D状态表得状态方程nnQn+1= D=Q 1 Q 000Qn+1= D= Qn110Qn+1= D= Qn2212.列出其状态表Qn Qn1Qn210Q n+1Q n+1Q n+1 2100 0 00 0 10 0 10 1 00 1 01 0 00 1 11 1 01 0 00 0 11 0 10

13、 1 01 1 01 0 01 1 11 1 03. 画出状态图状态表001000110100010101011Q2Q1Q0111Q n Q n1 Q n210Q n + 1 Q n +1 Q n + 12100 0 00 0 10 0 10 1 00 1 01 0 00 1 11 1 01 0 00 0 11 0 10 1 01 1 01 0 01 1 11 1 03. 画出时序图CPQ0TCPQ1Q24、逻辑功能分析由状态图可见，电路的有效状态是三位循环码。从时序图可看出，电路正常工作时，各触发器的Q端轮流出现一个宽度为一个CP周期脉冲信号,循环周期为3TCP。电路的功能为脉冲分配器或节拍

14、脉冲产生器。CP001000Q0TCP110100010101011Q1Q2Q1Q0Q1112练习1：分析下列电路1J1JX&Z&>>11K1KRdCP作业：6.2.3，6.2.4，6.2.66.1.7，6.2.4P321P351时序电路的分类：米利型和穆尔型时序电路米利型电路电路的输出是输入变量A及触发器输出Q1、 Q0这类时序电路亦称为米利型电路的函数，组组合电路iIj合电路OESk存储电路mCP 或 CP穆尔型电路电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变量，这类电路称为穆尔型电路组合电路iIOESk存储电路mCP 或 CP组合

15、电路j6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设出能实现给定逻辑功能的电路。设计同步时序逻辑电路的一般步骤同步时序电路的设计过程由给定的逻 辑功能建立原始状态图和原始状态 表画出逻辑图并检查自启动确定激励方程组和输出方程组选择触发器类状态分配状态化简(1)根据给定的逻辑功能建立原始状态图和原始状态表明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。找出所有可能的状态和状态转换之间的关系。根据原始状态图建立原始状态表。(2)状态化简-求出最简状态图 ；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的

16、输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。(3)状态编码（状态分配）；给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，2n-1<M2n（M:状态数;n:触发器的个数）(4)选择触发器的类型(5)求出电路的激励方程和输出方程 ；(6)画出逻辑图并检查自启动能力。同步时序逻辑电路设计举例例1 用D触发器设计一个8421 BCD码同步十进制加计数器。8421码同步十进制加计数器的状态表计数脉冲CP的顺序现态次 态Qn3Qn2Qn1Q n0Qn+1 3Qn+1 2Qn+1 1Qn+1 000000000110001001000100011010001001100

17、1181000100910010000(2)确定激励方程组D3、 D2、 D1、 D0、是触发器现态还是次态的函数？D3、 D2、 D1、 D0是触发器现态的函数计数脉冲CP的顺序现态次 态激励信号Qn3Qn2Qn1Q n0Qn+1 3Qn+1 2Qn+1 1Qn+1 0D3D2D1D00000000010001100010010001000100011001101000100010010101100110011011110008100010010019100100000000画出各触发器激励信号的卡诺图D3nQDn12Q1n2nQQ2nQnQ33nQnQ00D= Q n Q nnnn+ QQ

18、Q= Qn Qn+ QQ+ QnQnQnnnD3D302n10Dn221Q202101Q01101010101nnQ 2Q 2××××nnQ 3Q 300××nnQn0Q 0nD= Q0nnnnD1 = Q1 Q0+ Q 3 Q1 Q0010011001××××10××00101101××××00××00000010××××10××(3) 画出逻辑图，并检查

19、自启动能力画出完全状态图000000010010001110111010Q3Q2Q1Q01001010011011100010110000110011111111110电路具有自启动能力画出逻辑图D3 = Q n Q n+ Q nQ nQ nD= Qn Qn+ Qn Qn+ QnQnQn3021022120210D1 = Q n Q n+ Q n Q n Q n= Q nD1031000&&111CPRESER1DR1DR1DR1DC1C1C1C1FF3FF2FF1FF0Q2Q1Q0Q3Q3Q1Q2Q0&设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据

20、。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。例2:解:(1)根据给定的逻辑功能建立原始状态图和原始状态表1.）确定输入、输出变量及电路的状态数:输出变量：Z输入变量：A状态数：4个2.）定义输入 输出逻辑状态和每个电路状态的含义；a 初始状态;c A输入11后;b A输入1后;d A输入110后。列出原始状态转换表A/Y初始状态S0/01/0ab0/01/00/01/0dc0/11/02. 状态化简0/01/00/0ab1/00/11/0c现态次态输出A=0A=1aa/ 0b /0ba / 0c/0ca/1c /0现态次态/输出A=0A=1a b cda /

21、 0a / 0d/ 1a/ 0b / 0c / 0c/ 0b/ 03、状态分配a = 00，b = 01，c = 11，令0/00/0001/00/0ab1/00/10/01/00/111011/01/0c1/04、选择触发器的类型触发器个数: 两个。类型：采用对 CP 下降沿敏感的JK 触发器。现态Q1Q0Q n+1 Q n+1 Y10A=0A=10000 / 001 /00100 / 011 /01100 / 111 /05. 求激励方程和输出方程J=X K=1J=X K=0J=0 K=X10J=1 K=X状态转换真值表及激励信号Q n1Q n0AQ n + 1 1Q n +1 0Y激励信

22、号J1K1J0K00000000×0×0010100×1×0100000××10111101×0×110001×1×1111110×0×0现态Q1Q0Q n+1 Q n+1 Y10A=0A=10000 / 001 /00100 / 011 /01100 / 111 /0卡诺图化简得n0YQ 输出方程=YQAnQ11AnnJ1激励方程K1Q0Q00010×nnQ1××××Q1J 1= Q 0 AK=AAA1JnKnQ00Q000

23、1××nn××××Q1Q1=JA=KA00AA×01×××01×××××010000××016. 根据激励方程和输出方程画出逻辑图,并检查自启动能力激励方程J = Q A10J = A0输出方程K = A1K = A0=YQA1FF1FF0&Q1Q01J1J&AYC1C111K1KCP0/0检查自启动能力和输出1/00/00001Q = 10时Q当1/00/1100/1=A=0Y1= 00QQ1/0111010

24、1/1= 11=QQA=1Y0能自启动10=输出方程 YQA=YQ QA110修改电路=输出方程 YQAYQQA110FF1FF0&Q1Q01J1J&AYC1C111K1KCP例；用D触发器设计状态变化满足下状态图的时序逻辑电路0 /0a0 /01 /00 /00 /00 /0bc1 /01 /0gde0 /01 /11 /11 /10 /0f1 /11、列出原始状态表原始状态表0/0a0/01/00/00/00/0bc1/01/0gde0/01/11/11/10/0f1/1现态（Sn）次态/输出（Sn+1/Y）A=0A=1aa / 0b / 0bc / 0d / 0ca /

25、0d / 0de / 0f / 1e fga / 0g / 0a / 0f / 1f / 1f / 12、状态表化简第一次化简状态表现态（Sn）次态/输出（Sn+1/Y）A=0A=1aa / 0b / 0bc / 0d / 0ca / 0d / 0de / 0f / 1ea / 0f / 1fe / 0f / 1现态（Sn）次态/输出（Sn+1/Y）A=0A=1aa / 0b / 0bc / 0d / 0ca / 0d / 0de / 0f / 1ea / 0f / 1fgg / 0a / 0f / 1f / 12、状态编码a=000;b=001;c=010 ;d=011;e=100最后简化的

26、状态表已分配状态的状态表现态（Sn）次态/输出（Sn+1/Y）A=0A=1aa / 0b / 0bc / 0d / 0ca / 0d / 0de / 0d / 1ea / 0d / 1现态（Sn）次态/输出（Sn+1/Y）A=0A=1000000 / 0001 / 0001010 / 0011 / 0010000 / 0011 / 0011100 / 0011 / 1100000 / 0011 / 1三种状态分配方案状态方案1自然二进制码方案2 格雷码方案3“一对一”a0 0 00 0 00 0 0 0 1b0 0 10 0 10 0 0 1 0c0 1 00 1 10 0 1 0 0d0 1

27、 10 1 00 1 0 0 0e1 0 01 1 01 0 0 0 03、求激励方程、输出方程状态转换真值表Qn2Qn1Qn0AQn+(1D )22Qn+1(D )11Qn+1 (D )00Y00000000000100100010010000110110010000000101011001101000011101111000000010010111D2nQD1nQ00n1n1QQD= Q= Qn Q nAn + 12nnQ2Q2210D = Qn Qn + Qn A + Qn AAA10112D0nQnQY00= Qn+1= AD00Y = QnQn A + Qn A102nnQ1Q1n2

28、nQQ2AA00000010× × × ×01× ×01100110×× × ×01× ×00110110× × × ×01× ×00000001××××00××画出逻辑电路画出完整的状态图，检查所设计的计数器能否自启动.0 /000 00 /00 /00 /01/00/00/010000 10101011101 /10 /01 /01/11/00 /01/

29、11110111/11/1练习2：试用负边沿JK触发器设计一个同步六进制加法计数器.练习3：有4只发光二极管LED1,LED2,LED3,LED4从左到右排列，要求每来一个时钟周期，4只发光二极管中只有一只被点亮，而且是按照从左到右的顺序循环点亮。试用D触发器和逻辑门设计该电路。作业：6.3.3， 6.3.46.3.3， 6.3.4P323P3556.4异步时序逻辑电路的分析一. 异步时序逻辑电路的分析方法：分析步骤:1. 写出下列各逻辑方程式：a)时钟方程b)触发器的激励方程；CLc) 输出方程d)状态方程FF0FF1&ZQQ011D1DCPC1C1CPQQ012.列出状态转换表或画

30、出3.确定电路的逻辑功能。态图和波形图；注意:（1） 分析状态转换时必须考虑各触发器的时钟信号作用情况有作用，则令cpn=1；否则cpn=0根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发器则保持原有状态不变。（2） 每一次状态转换必须从输入信号所能触发的第一个触发器开始逐级确定（3） 每一次状态转换都有一定的时间延迟同步时序电路的所有触发器是同时转换状态的，与之不同，异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态Sn到次态Sn+1的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即

31、次态Sn+1。二.异步时序逻辑电路的分析举例例1 分析如图所示异步电路FF01D& FF1 1DC1ZQ0Q11. 写出电路方程式 时钟方程CLKCPQ1CP0=CLK输出方程激励方程CP1=Q0Z = Qn Qn 01D0 = Q0D1 = Q1求电路状态方程触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变。Qn+1= D cp+ Qn cp= Q ncp+ Qn cp000000000Qn+1= D cp + Qn cp= Q ncp + Qn cp111111111CPC1Q03. 列状态表、画状态图、波形图(X无触发沿, ­有触发沿

32、)Q1Q0/Z00/011/101/010/0CLKQ1QCPCPQn+1Qn+101010­00­­11­11x­10­10­­01­01x­00­00­­11根据状态图和具体触发器的传输延迟时间tpLH和tpHL，可以画出时序图CPQ0Q1Z状态不确定4. 逻辑功能分析该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。1TCP例2分析如图所示异步时序逻辑电路. CP2CP1 CP0CCCCLKQ2Q0Q1FF1FFF

33、F02Q0Q1Q2 & CP2CP1 CP0CCCCLKQ2Q0Q1FF2FF0FF1Q0Q1Q2解 (1) 列出各逻辑方程组= Q 0CP时钟方程CP 0 = Q2 + CLK = Q 2 CLK1CP 2 = Q0 Q1 + Q2 + CLK = ( Q0 Q1+ Q2)CLK= Q n cp+ Q cp状态方程Qn +10n0000= Qncp + Qn cpQn+111111= Q ncp + Qn cpQn+122020(2) 列出 状态表（CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）Qn2Qn1QncpcpcpQn+1Qn+1Qn+10210210000001001001011010010001011011111100100100000101100001110100010111100011(3) 画出状态图Q2Q1Q0000001101110100010(4) 逻辑功能分析011 111电路是一个异步五进制加计数电