硅材料功率半导体器件结终端技术的新发展

1、第32卷第3期2009年6月电子器件ChineseJournalOfElectronDevicesNewDevelopmentofJunctionTerminationTechniquesforPowerDevices3ZHANGYanfei,WUYu3,YOUXuelan,KANGBaowei(LabofPowerSemiconductorDevicesandICs,BeijingUniversityofTechnology,Beijing100124,China)Abstract:Newdevelopmentofjunctionterminationtechniquesforsilicon

2、powersemiconductordevicesarereviewedincludingthefloatingfieldring,thefieldplate,thejunctionterminationextension,thevariationinlateraldoping,“theDeepTrench”andthesuperjunctiondevicestermination.Newterminationstruc2ture,newprincipleandnewdataarepresented,alsotheirmeritsanddrawbacks,andrangesofapplica2

3、tion.Keywords:powerdevices;junctiontermination;breakdownvoltageEEACC:2560硅材料功率半导体器件结终端技术的新发展张彦飞,吴郁3,()3摘要:介绍了场板、场限环、结终端延伸、横向变掺杂、深槽、超,并对其优缺点与适用范围进行了说明。关键词:功率器件;中图分类号:TN323.4文献标识码:A文章编号:100529490(2009)0320538209周边,是有源区内用于承受外高压的PN的附属结构,而在横向器件中,由于承压PN结两端的电极通常设置在同一表面上,所以用于提高耐压的结终端部分则往往分布在有源区范围内。结终端大致可分为延

4、伸型和截断型两大类,也有少数结构是二者的结合。前者是在主结边缘处(常是弯曲的)设置一些延伸结构,这些延伸结构实际上起到将主结耗尽区向外展宽的作用,从而降低其内的电场强度最终提高击穿电压。这类终端通常用于平面工艺,如场板(FP)1,2、场限环(FLR)3、结终端延伸(JTE)4,5、横向变掺杂(VLD)6,7、阻性场板8(如掺氧多晶硅(SIPOS)9,10)、RESURF11等。而截断型终端则是用湿法腐蚀曲面槽、划片及引线焊接后的边缘腐蚀、圆片的边缘磨角、干法刻蚀深槽等手段,将PN结截断并利用截断的形貌影响在电力电子学领域,功率半导体器件作为关键部件,其特性对系统性能的实现和改善起着至关重要的作

5、用。功率半导体器件最主要的特点之一是其阻断高压的能力。根据应用场合的不同,硅器件的击穿电压可以从用于电源的25V以下到用于电力传输和分配的6.5kV以上。器件阻断高压的能力主要取决于器件结构中特定PN结deeptrench的反偏击穿电压。在功率器件中,受PN结弯曲或PN结终止处表面非理想因素的影响,反偏PN结击穿电压又受限于发生在表面附近或结弯曲处局部区域相对于体内平行平面结提前出现的击穿现象。结终端就是为了减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊结构。在纵向导电器件中它通常分布在器件有源区的收稿日期:2008212203资助基金:国家自

6、然科学基金资助(60676049)作者简介:张彦飞(19832),男,硕士研究生,主要从事功率半导体器件及其结终端技术的研究;吴郁(19702),男,副研究员,主要从事功率半导体器件的教学与研究。第3期张彦飞,吴郁等:硅材料功率半导体器件结终端技术的新发展更快些,这样就消除了普通的偏移场板末端的高电场,使得沿Si表面的电场强度分布变得平坦,且任何一处场板电位都低于Si表面,这对增加表面处PN结耗尽区的宽度是有利的。因此,击穿电压能够得到提高。Matsushita基于这一原理在1975年提出了SI2POS技术9,10。SIPOS是通过CVD或者PECVD在硅表面淀积掺氧或者掺氮的多晶硅薄膜。由于

7、这种薄膜的半绝缘性,一方面起上述阻性场板的作用,另一方面对钝化也有贡献。电荷不会在SIPOS层中积累而是在界面缓慢的放电,当掺氧的多晶硅薄膜中存在可移动的离子时,在硅表面将产生相反的电荷,这些电荷会漂移进钝化层,然后中和掉。掺氮的多晶硅薄膜可以阻止水汽和Na+进入硅界面。当掺氮浓度较高时,其作用类似于Si3N4。在SiO2层上淀积SIPOS薄膜,可以阻止高电场下SIPOS薄膜的击穿。1985年A.Mimura等人研究了SiO22(O)(O)2SIPOS(N)2SiO2,22(2三种终端结构的晶体,1。测试结果显示位于SiO2层上结构的因场板效应而具有最高的BVCBO,且BVCBO与下层热氧化的

8、SiO2厚度无关。这种结构比SIPOS位于底层的结构具有更小的漏电流,hfe也得到了改善。表面电场分布,再结合良好的表面钝化实现表面击穿的改善,通常适用于台面或刻槽工艺。本文主要针对功率器件的这两类终端技术,对硅器件不同终端结构的新发展给予介绍和总结。其中对于新出现的超结(superjunction)器件的终端将单列一节作专门介绍。另一方面,对横向功率器件最常用和最重要的一种延伸型终端RESURF,由于其涉及的结构形式和实现方法非常多样化,限于篇幅本文将不作介绍,其专题性的综述总结请参阅文献12。1延伸型终端的发展1.1场板最早的场板结构是1967年A.S.Grove等人1提出的偏置场板结构,

9、这种结构需要在场板上加独立的偏置。1972年,F.Conti等人2改进了偏置场板,做出了现在广泛使用的偏移场板。后来又出现了高电阻率阻性场板、多级场板、多段浮空场板和与其他结终端技术(如场限环)结合使用的场板等技术。1.1.1偏移场板通常偏移场板是硅SiO2,通过在场展,以此来提高击穿电压。金属场板与多晶硅极板制造非常简单,其中金属场板可以与器件电极一起形成,在功率MOS和IGBT工艺中,多晶硅极板可以与MOS栅极一起制作,无需增加单独的工艺步骤。偏移场板对介质中电荷的吸引作用,使得采用这种终端技术的器件对界面电荷(尤其是可动电荷)不是很敏感。这一技术的缺点在于场板边缘处场板与硅之间电位差很大

10、,所以此处电场强度较大,击穿容易在较低电压时提前发生,而且有可能发生在表面处,对介质层有较高的要求。因此单独使用这一技术不适合于要求较高击穿电压的分立器件,而仅适用于较低耐压的分立器件及功率集成电路13。1.1.2高电阻率阻性场板图1三种SIPOS晶体管截面15根据实际制造的结果,采用SIPOS结构作为终端结构的器件其击穿电压可达几千乃至上万伏11。由于电荷沾污少,因而可靠性很高,所以这一技术非常适合高压器件的制造。但是SIPOS技术制造工艺复杂,且生产过程参数(掺氧比例)不易控制。1994年,KoichiEndo等人16把高电阻率多晶硅做成卷轴状(ScroolShape)覆盖于高电场氧化层上

11、,并将其两端连接到电极,形成一种卷轴型阻性场板(SRFP)如图2所示。利用多晶硅中微小的漏电流来改变表面电势的分布,得到场板下耗尽区的扩展和电压梯度的均匀分布。这种卷轴型场板与传统539由于偏移场板会在场板的末端产生高电场,这就限制了击穿电压的提高。针对这一情况,1972年,Clark等人14提出了利用高电阻率的多晶硅覆盖于高电场区的氧化层上,该场板的两端分别与主结和沟道截止环相连。在反偏时,多晶硅中的电位分布是从主结到沟道截止环近似线性上升,而Si/SiO2界面处Si表面电位分布却上升得电子器件的阻性场板相比有更高的终端效率,例如文献16中传统的终端耐压只能达到280V,而采用了这种卷轴型终

12、端耐压可以增加到580V。与SIPOS终端相比,这种结构能实现更好的工艺兼容。第32卷晶硅与主结相连,中间几段多晶硅与铝层都处于浮空状态,这样就形成了一个耦合电容。这个耦合电容使电压沿着多晶硅与铝层逐渐下降,且浮空的场板能够减小两端场板末端的电场强度。因此,多段浮空场板能够补偿硅表面电场。仿真结果显示,多段浮空场板能够使硅表面电场强度降低30%。试验结果表明,多段浮空场板终端效果要明显优于传统的单级场板,对连接主结的第一段场板长度不敏感。T.Terashima又于1995年对这种结构做了改进,将铝层也做成分段的,得到了耐压超过1000V的LDMOSFET和LIGBT21。图2卷轴型场板161.

13、1.3多级场板使用偏移场板做结终端时,结终端区域电压阻断能力与介质层的厚度密切相关,均匀厚度介质场板结构下电场分布并不平坦,限制了器件耐压的提高。因此理想的场板结构为由主结向外介质逐渐变厚的斜坡形。难实现,218像台阶一样逐级增加妙安排,以便与制造工艺更佳兼容。例如文献17(1982年)中的多级场板结构,第一级与第二级场板是通过覆盖在热氧形成的氧化层上的掺杂多晶硅场板形成,第三级场板是覆盖在SiO2淀积层上的金属Al场板形成,如图3所示。此图中功率MOS在DS承受高压时,GS之间是短接的。1990年,T.Las2ka19最早研制NPT2IGBT时就利用这种多级场板结构提供2000V的终端,并且

14、在场板区注入n2电荷提高体浓度,以此来提高击穿电压。图420,还与其他终端结构,相关例子参见1.2和3.2节。1.2场限环场限环技术是目前功率器件中“古老的”最为普遍采用的一种终端技术之一。它的工艺非常简单,可以与主结一起扩散形成,无须增加工艺步骤。主结与场限环的间距、结深、环的宽度及环的个数都会影响到击穿电压的大小。如果间距选取的合适,使得主结与环结的电场强度同时达到临界击穿场强,则可以获得最高的击穿电压。一般,击穿电压随着环的个数的增加而增大,但并非线性增加。环的个数越多,占用芯片面积越大,设计时应考虑环个数与击穿电压大小。尽管这种终端使用了很长时间且为广大技术人员所熟知,但此技术在近些年

15、获得的改进与新发展仍然值得关注。1.2.1与场板相结合的场限环文献22给出了场限环与偏移场板相结合的终端结构,但仅限于一个场板,且此场板最外层环上。1991年,Yilmazi13对这种结构做了改进,使每个场限环上都有一个偏移场板。这种结构结合了场限环图3多级场板17和偏移场板的优点,不仅可以达到较高的击穿电压,而且有较好的可靠性。这种技术的缺点仍然是对结深要求较为严格。如果采用多个环时,每个环上场板长度的确定也是一个难点。1992年,RyuSaitoh等人23比较研究了场限1.1.4多段浮空场板T.Terashima等人20在1993年提出了一种应用于600VIC的多段浮空场板终端结构。该结构

16、由一多晶硅层和一铝层组成,中间以SiO2层隔开,且多晶硅层是分段的,如图4所示。两端的两段多540环、具有偏移场板的场限环、覆盖SIPOS薄膜的偏第3期张彦飞,吴郁等:硅材料功率半导体器件结终端技术的新发展移场板场限环结构。结果显示第三种结构的终端虽然比前两种的漏电流大些,但可以实现更高的击穿电压。场限环与具有偏移场板的场限环结构的击穿电压分别为1500V与1900V左右,而增加覆盖了SIPOS薄膜后击穿电压可以增加到约为2400V。1993年S.L.Kosier等人24提出了一种适用于功率集成电路的场板与场限环相结合的终端结构。与偏移场板场限环不同的是这种结构的场板只有一个,从主结出发完全覆

17、盖在场限环的上方,并向两侧延伸,如图5所示。研究显示这种结构能够实现88%的平行平面结击穿,比单独使用场限环或场板都要高。图6场限环改进结构27图7具有p+25图5用于功率IC的场板与场限环结合结构241.2.2,使击穿电压降低22,1999年,SubhaschandraBoseV等人25226提出的具有p+,比后面要介绍。文献28研究了场限m,槽深分别为2.5m、3m、3.5m的情况,结果显示槽深为3m时能够实现更高的耐压。分别选用5、6、7个槽时能实现的耐压分别为938V、1042V、1156V,采用七个槽时终端区的长度为118m,而普通的7个环的场限环结构耐压仅为1056V,终端区长度却

18、为132m,在不牺牲击穿电压的情况下这种结构比传统的场限环结构的终端区长度能够减少15%21%。偏移区的轻掺杂场限环,利用这种结构能够减小表面电场,相邻环之间的穿通电压也能够得到优化,阻断电压的能力和结终端的可靠性得到提高,如图6所示。实验结果显示,实现1800V耐压,这种结构比传统的场限环结构从主结边缘到末端环的距离要多60m,但其饱和耐压会从1800V提高到2400V。另一种场限环的改进结构为2000年Trajkovic等人27提出的深p+环与浅n环、浅p环相连的结终端结构,如图7所示。浅n环的作用是防止氧化层中负电荷在表面形成空穴反型层,浅p环的作用是减小氧化层中的正电荷在表面形成的电子

19、积累层形成的电场尖峰。如果界面电荷的极性已知(例如正电荷),就可以选用一种类型的浅环(浅P环)。这种结构已经成功地应用于耐压1400V的终端,且随着耐压的提高这种结构的终端效率也会进一步提高。1.2.3浅槽场限环2006年,Min2WooHA等人28提出了一种在图8浅槽场限环终端结构281.2.4螺旋P型环另一种形式上与场限环极为相似的终端结构为螺旋P型环结构。1992年,V.Macary等人29在理论上研究并比较了偏置环(BiasdRing,通过在相邻两环之间设置电阻,并使最内环通过电阻与主结相连,最外环通过电阻与衬底相连,最终在每个环上都施加有依次增大的特定偏压)与场限环结构,发现这种偏置

20、环结构对环间距与界面电荷不敏感。1996541场限环一侧加浅槽的终端结构如图8所示。这种结构的工艺与槽栅IGBT工艺兼容,浅槽可以与槽栅一并用反应离子刻蚀来实现,槽中填充的SiO2是刻电子器件年,DejanKrizaj基于这一原理提出了螺旋P型环终端30,31。与上述偏置环不同的是这种结构通过宽度逐渐减小的连接阳极与阴极的螺旋形扩散电阻构成,如图9所示。反偏时,通过螺旋形电阻的漏电流能够使电势沿表面线性上升,改变了表面的电场分布,有效降低主结附近电场集中。采用这种结构耐压能够达到1300V,实现92%的平行平面结击穿电压。这种螺旋P型环结构,实质作用相当于阻性场板,因其截面形貌与场限环相似而且

21、也起到电场限制作用,虽机理有所不同,本文仍将其归于此类。第32卷以比纵向超结器件更容易实现。2001年,F.Udrea等人32利用3D2RESURF与42个p+场限环相间的结构得到了耐压达到6.5kV的终端,而同样的设计无3D2RESURF的场限环结构耐压仅能达到4.2kV,且实现6.5kV,其终端区长度为1mm,比JTE少40%。2005年,BorWenLIOU等人33做出了具有横向超结(LateralSuperjunction)结构终端的肖特基二极管,其原理与3D2RESURF相同,测试结果显示,这种结构的终端要优于场限环终端,与传统的SBD相比,反向漏电流减小了两个数量级,击穿电压提高了

22、4倍。1.3结终端延伸(JTE)与横向变掺杂(VLD)。图9螺旋形P型环终端结构301.2.53DRESURF场限环3D2RESURF32(12)理与超结(,只是将纵向结构改为横向。3D2场限环是通过在浮空P环之间交替排列的更高掺杂的P/N相间的漂移区形成的,如图10所示。这些交替的漂移区会在终端区图中z轴方向上产生一个RESURF效应,使得产图103D2RESUFR结构图32生的耗尽区电场为矩形,而没有这种交替排列漂移区形成的耗尽区电场为三角形,这样就大大提高了相邻两环之间所承受的电压,降低了电场尖峰。采用这种结构解决了困扰高压器件设计中结终端区面积过大和器件制作过程中引入的界面电荷所引起的

23、雪崩耐量退化的的问题。这种结构的RESURF区域是通过离子注入实现的,因其注入区厚度较薄,所542图11JTE横截面图5利用结终端扩展和横向变掺杂可以用较小的终端面积(相对于场限环而言)获得较高的平面结击穿电压。但也有明显的缺点,无论是结终端扩展还是横向变掺杂,从实际结构看它们都增加了PN结面积,所以反向漏电流和结电容都会增大,与场限环技术一样,对于界面电荷也是非常敏感的。因此这两第3期张彦飞,吴郁等:硅材料功率半导体器件结终端技术的新发展增大,但会达到饱和。1999年Daniela.Drag2omirescu等人40研究发现这种深槽终端击穿电压在2500V达到饱和,低于平行平面结击穿电压的5

24、0%。说明单一的深槽结构仅适用于耐压较低的情况。但在低压情况下选择适当的槽宽与槽深,在槽中填充低介电常数的物质,可以使器件的击穿电压非常接近理想击穿电压,且该深槽结终端技术比其图12VLD结构示意图6种结终端技术中表面钝化及面电荷防止技术都非常关键,否则会引起击穿电压的下降,难以得到好的重复性,不利于大规模生产37。在1993年JacekKo2rec等人的研究中50,使用JTE终端可使击穿电压提高到1500V,达到理想值的90%,同时通过与偏移场板和SIPOS相结合,改善了JTE终端对界面电荷的敏感性。它结终端技术占用的面积都要小的多,如2003年ChanhoPark等人38做的耐压为700V

25、的深槽终端,其面积仅为场限环的18%,而SIPOS结构是场限环的47%。2.2结合型单一的深槽结构仅适用于耐压较低的情况,为了使其能应用于高压情况,可以在深槽壁和槽底通过倾斜离子注入形成很薄(大约2m)p-区40,41,就像形成了一个纵向的JTE结构,而后再在深槽中填充SiO2或者低介电常数介质,如图14所示。这J,。2000等人41利用这种结构作出500m,槽宽150m,击穿电压为5700V的终端,超过了平行平面结击穿电压的90%。2截断型及结合型终端的发展如前所述截断型终端包含用湿法腐蚀并填充玻璃的曲面槽(适用于台面晶体管)、后的边缘腐蚀(适用于同轴封装的器件缘磨角(,人熟知,的深槽终端技

26、术。2.1深槽终端深槽结构的结终端是基于MEMS常用的干法ICP刻蚀38,在硅片表面主结附近刻蚀一个深槽(深度远大于结深,与击穿时平面结耗尽区宽度相当)截断曲面结弯曲,消除电场集中,如图13所示。深槽结构中填充SiO2或低介电常数绝缘介质时,槽图14JTE深槽结构终端40其实,类似的结合型终端早就出现过,例如湿法腐蚀槽的JTE结构4就是一种结合型的终端。3超结器件的终端超结器件漂移区的掺杂浓度较高,有较低的电阻率,使其通态电阻较小,但这一优势在某些方面会变成劣势。首先,横向电场分布在器件有源区到终端区过渡时变得不规则,降低了器件的可靠性;其图13深槽结构终端40次,必须考虑终端区纵向的电场分布

27、,如果忽略了这一点,终端区的击穿电压可能比有源区的要低很多42。因此,超结器件终端的设计比一般功率器件要有更多的考虑。目前来说超结的形成一般有两类方法,一类是通过多次外延结合多次离子注入形成n柱与p543区可以比硅材料承受更大的峰值电场,因此该技术可以大大提高器件的击穿电压。这种挖槽的思想来源于文献39(1998年)功率IC的低压器件(<80V)利用浅槽中填充填充SiO2来承担耐压的方案。通常情况下,击穿电压随着槽宽度和深度的增加而电子器件柱43244,另一类是通过刻蚀深槽再在深槽中回填p柱,回填的方式又可分为外延单晶回填45和淀积多晶硅回填45。超结器件的终端也可以分为延伸型与截断型。

28、前者用上述两类方法均可实现46247,而后者则更适用于刻蚀深槽的超结器件48。3.1延伸型超结器件终端延伸型超结终端是通过有源区外侧p柱与n柱的交替结构向外延伸到芯片边缘形成,图15所示是多次外延法延伸终端示意图。但与有源区不同的是终端区p柱区的宽度更大些。根据高斯定理,超结器件有源区的静电荷必须完全耗尽,实现平坦的电场分布。终端区把p柱做的更宽可以实现完全耗尽情况下净电荷为负,且p柱也是不均匀分布,这样可以有效降低终端区电场的扭曲。例如p柱区宽度可由有源区的5m增加到终端区的10m42。另外图15所示的超结器件终端还结合使用了多级场板结构。第32卷图15多次外延延伸型超结器件终端42类似地,

29、刻槽回填法制造超结时也可以形成p柱、n柱交替出现的延伸终端47,如图16所示。并且研究发现52,在热氧化过程中,表面附近杂质的分凝,会使得p柱表面宽度变窄而n柱变宽。此处在加反压时会提前击穿而形成热斑。通过在表面注入一定量p型杂质离子,可使n柱与p柱恢复平行,提高击穿电压。文献52(2006年)中,通过表面离子的注入注入,击穿电压提高了150V。图17DT2SJMOSFET终端494结论结终端作为功率半导体器件的重要组成部分,对系统性能的实现和改善起到至关重要的作用。近些年来,在原有的场板、场限环、腐蚀槽等结终端基础上,又出现了很多新的提高耐压的方法,并且传统的结终端也有了进一步的发展和改进。

30、最后值得指出的是,对结终端结构的要求包括面积效率高、终端效率高、对主结的其它性能(如动态特性)影响小、工艺兼容性及简易性和可靠性好等多个方面。其中功率器件的面积效率对结终端结构非常依赖,当结终端所占的面积减小时,在同样的芯片面积上,有源区的面积增大,这样就能够提高电流的处理能力。不同的终端在满足这些要求方面各有所长,各有优势。有人已经对部分终端技术在一定电压范围内做过一些比较33,50252,但更加全面系统的比较还有待进行。图16刻槽回填延伸型超结器件终端513.2截断型(槽式)超结器件终端2008年,H.Mahfoz2Kotb等人49提出了一种具有深槽的超结MOSFET(DT2SJMOSFE

31、T),这种结构与传统的SJMOSFET的不同是P-区更窄,P-544第3期参考文献:张彦飞,吴郁等:硅材料功率半导体器件结终端技术的新发展conductorDevices&ICs.Davos,SwitzerlandMay312June2,1994:3792383.17TihanyiJ.IntegratedPowerDevicesC/InternationalElec2tronDevicesMeeting,1982:6210.High2VoltagePlanarp2nJunctionsJ.IEEETransactionsonElectronDevices.June1992,39(6):1

32、51421520.DynamicalPropertieslikea1000V2IGBTC/InternationalElectronDevicesMeeting,Dec,1990:8072810.ICandANewVoltageSensingDeviceC/Proc.ofthe6thInternat.SymposiumonPowerSemiconductorDevices&ICs:2242229.chLDMOSFETandp2chLIGBTwithJIRESURFStructureandMultipleFloatingFieldPlateC/proceedingsof19thInter

33、nationalSymposiumonPowerSriniconductorDevices&ICs,Yokohama:4562459.22BaligaBJ.ModernPowerDevicesM.NewYork:PWSPub2ThaFilmOverEdgeStructure/of1992InternationalSymposiumonPow2erSemiconductorDevices&ICs,Tokyo:2062210.nationStructuresforIntegratedPowerDevicesC/Proc.ofthe5thInternat.SymposiumonPow

34、erSemiconductorDe2vices&ICs:1822187.Narayanan,etc.InfluenceofaShallowp+OffsetRegiononaNovelEdgeTerminationTechniqueUsingLightlyDopedP2RingsC/ProceedingsoftheInternationalSemiconduc2torConference.1999,1:63266.Narayanan,etc.ANovelAreaEfficientFloatingFieldLimit2ingRingEdgeTerminationTechniqueJ.Sol

35、idStateElec2tron.2000,44:138121386.EffectofStaticandDynamicParasiticChargeintheTermi2nationAreaofHighVoltageDevicesandPossibleSolutionsC/Proc.ISPSD,ToulouseFrance,2000:2632266.28Min2WooHA_,Seung2ChulLEE,Young2HwanCHOI,AnImprovedJunctionTerminationDesignEmployingShallowTrenchesandFieldLimitingRingsfo

36、rPowerDevicesJ.JapaneseJournalofAppliedPhysics.2006,45(2)A:6262629.FloatingGuardRingUsedAsJunctionTerminationTech2niqueC/Proceedingsof1992InternationalSymposiumonPowerSemiconductorDevices&ICs,Tokyo,pp.2302233.JunctionTerminationStructure:ModelingandRealizationC/IEEEInternationalSymposiumonPowerS

37、emiconduc2ontheBreakdownVoltageofPlanarSiliconp2nJunctionsJ.IEEETrans.ElectronDevices.1967,ED214:1572162.EquippedwithFieldPlateJ.SolidStateElectron.1972,15:932105.3KaoYC,WolleyED.High2VoltagePlanarp2nJunctionsJ.Proc.IEEE.1967,55:140921414.downVoltageandControllingSurfaceFieldC/IEDM,1977:4232426.Cont

38、rolledSurfaceElectricFieldUsingaJunctionTerminationExtension(JTE)TechniqueC/IEEETransactionsonelec2tronDevices.NewYork:1983,30(8):9542957.cepttoAvoidHighVoltageBreakdownofPlanarJunctionsC/Int.ElectronDevicesMeet,1985:1542156.TerminatorforHigh2VoltagePowerDevicesJ/IEEETrans2actionsonElectronDevicesJ.

39、Mar.1986,ED233(3):4292428.VoltageTransistorsbyUseoftheSIPOSProcessC/1975InternationalElectronDevicesMeeting,1975:167270.High2VoltageTransistorsbyUseoftheSIPOSProcessJ.IEEETransactionsonElectronDevices.Aug1976,ED223(8):8262830.(RESURFDEVICES)C/IEDM,Washington.DC:1979:2382240.12AdriaanW.Ludikhuize,ARe

40、viewofRESURFTechnologyC/ISPSD2000.Toulouse.France:11218.ofHigh2VoltageBlockingStructurewithShallowJunctionJ.IEEETransactionsonElectronDevices.1991,38(7):166621675.tiesofOverlayAnnualDiodebyFieldShapingResistiveFilmsJ.Solid2StateElectronics.1972,15:6532657.StructureUsingSiO22SIPOS2SiO2FilmJ.IEEEELEC2

41、TRONDEVICELETTERS.APRIL1985,EDL26(4):1892191.16KoichiEndo,YoshiroBaba,YusoUdo,A500VIAChipIn2545电子器件torDevices&ICs(ISPSD),1996:2472250.31DejanKrizaj,SlavkoAmon,CorinneMingues,GeorgesChari2tat.SpiralJunctionTerminationJ.IEEETransactionsone2lectronDevices.NOV.1997,44(11):200222010.DeviceTermination

42、Usingthe3DRESURF(Super2Junc2tion)Concept2ExperimentalDemonstrationat6.5kVC/Proceedingsof2001InternationalSymposiumonPowerSemiconductorDevices&ICs,Osaka:2001:1292132.PowerSiliconSchottkyBarrierDiodeswithDifferentEdgeTerminationStructuresJ.JapaneseJournalofAppliedPhysics.2005,44(40):124421247.Sing

43、le2MaskJunctionTerminationExtension2AHigh2YieldNear2IdealBreakdownVoltageTechnologyJ.IEEETratis2actionsonElectronDevices.October1987,ED234(10):220022210.downattheEdgeTerminationofPowerDevicesC/Pro2ceedingsofthe20thInternationalSymposiumonPowerSemiconductorDevices&ICsMay18222,2008Oralando,FL:3072

44、310.36VellvehiM,FloresD,etal.DesignandOptimizationofableEdgeTerminationfor6.5kVIGBTsJ.2icsJournal,2002,33:7652769.37陈星弼.功率M:东南大学第32卷43OnishiY,IwamotoS,etal.24mcm-2680VSiliconSu2perjunctionMOSFETC/Proceedingsof2002Internation2alSymposiumonPowerSemiconductorDevices&ICs:2412244.44WataruSaito,IchiroOmura,etal.A20mcm-2600V2classSuperjunctionMOSFETC/Proceedingsof2004In2ternationalSymposiumonPowerSemiconductorDevices&ICs:4592462.classSuperjunctionMOSFETsFabricatedbyDeepTrenchEtchingandEpitaxialGrowthC/Proceedingsofthe17In2ternationalSymposiumonPowerSemico