实验TTL 门电路参数测试实验

1、实验 - TTL 门电路参数测试实验一、实验目的l. 掌握 TTL 集成与非门的主要性能参数及测试方法。 2. 掌握 TTL 器件的使用规则。3. 熟悉数字电路测试中常用电子仪器的使用方法。二、实验原理本实验采用二输入四与非门 74LSOO( 它的顶视图见附录 , 即一块集成块内含有四个相互独立的与非门 , 每个与非门有两个输入端。其逻辑框图如下 : 图 1-1 74LSOO 的逻辑图 图 1-3 Iis 的测试电路图TTL 集成与非门的主要参数有输出高电平 VOH 、输出低电平 VOL 、扇出系数 No 、电压传输特性和平均传输延迟时间 tpd 等。 (l)TTL 门电路的输出高电平 VOH

2、Von 是与非门有一个或多个输入端接地或接低电平时的输出电压值 , 此时与非工作管处于截止状态。空载时 ,VOH 的典裂值为 3.43.6V, 按有拉电流负载时 ,VONF 降。 (2)TTL 门电路的输出低电平 VOLVOL 是与非门所有输入端都接高电平时的输出电压值 , 此时与非工作管处于饱和导通状态。空载时 , 它的典型值约为 02V, 接有灌电流负载时 ,VOL 将上升。 (3)TTL 门电路的输入短路电流 Iis它是指当被测输入端接地 , 其余端悬空 , 输出端空载时 , 由被测输入端输出的电流值,测试电路国如图 1-2 。(4)TTL 门电路的扇出系数 No扇出系数No 指门电路能

3、驱动同类门的个数 , 它是衡量门电路负载能力的一个参数 , TTL 集成与非门有两种不同性质的负载 , 即灌电流负载和拉电流负载。因此 , 它有两种扇出系数 , 即低电平扇出系数 NOL 和高电平扇出系数 NOH 。通常有 iittNOL 故常以 N01, 作为门的扇出系数。NoL 的测试电路如图 1-3 所示 , 门的输入端全部悬空 , 输出端接灌电流负载 RL, 调 节 RL 使 IoL 增大 ,VOL 随之增高 , 当 VOL 达到 Volm( 手册中规定低电平规范值为 0.4V) 时的 IOL 就是允许灌入的最大负载电流 , 则NOL=iOL iis, 通常 NOL8(5)TTL 门电

4、路的电压传输特性门的输出电压 V 。随输入电压 Vi 而变化的曲线 V 。 =f(Vi) 称为门的电压传输特性 , 通过 它可读得门电路的一些重要参数 , 如输出高电平 VOEf 、输出低电平 VoL 、关门电平 V06 、开 门电平 VON 等值。测试电路如图 1 4 所示 , 采用逐点测试法 , 即调节 Rw 逐点测得 Vi 及 V 。 , 然后绘成曲线。 图 1-3 扇出系数测试电路 图 1-4 电压传输特性测试电路(6)TTL 门电路的平均传输延迟时间 tpdtpd 是衡量门电路开关速度的参数 , 它意味着门电路在输入脉冲波形的作用下 , 其输出波形相对于输入波形延迟了多少时间。具体的

5、说 , 是指输出波形边沿的 05Um 至输入波形对 应边沿 0.5Um 点的时间间隔 , 如图 1 5 所示。由于传输延迟时间很短 , 一般为 ns 数量级。图 1-5(a)传输延迟特性 图 1-5(b) tpd 的测试电路图 1-5 a 中的 tpdL 为导通延迟时间 ,tpdH 为延迟截止时间 , 平均传输时间为 :tpd=(tpdL+tpdH)/2tpd 的测试电路如图 1-5(b) 所示 , 由于门电路的延迟时间较小 , 直接测量时对信号发生器和示波器的性能要求较高 , 故实验采用测量有奇数个与非门组成的环形振荡器的振荡周 期 T 来求得。其工作原理是 : 假设电路在接通电源后某一瞬间

6、 , 电路中的 A 点为逻辑 l, 经过三级门的延时后 , 使 A 点由原来的逻辑 1 变为逻辑 。 : 再经过二级门的延时后 ,A 点重新回到逻辑 1 。电路的其它各点电平也随着变化。说明使 A 点发生一个周期的振 荡 , 必须经过 6 级门的延迟时间。因此平均传输延迟时间为 :tpFT/6 三、实验设备与器件1 、数字逻辑电路实验板。2 、芯片 74LS00。3 、5.lk,10O,200,50O,1K 电阻 :lk,lOK 可调电阻。4 、数字万用表。 四、实验预习要求l. 复习 TTL 门电路的工作原理。2. 熟悉实验所用集成门电路引脚功能。3. 画出实验内容中的测试电路与数据记录表格

7、。 五、实验内容及实验步骤 1 、将数字逻辑电路实验板插在实验板相应位置 , 并固定好 , 找一个 14PIN 的插 座插上芯片 , 并在 14PIN 插座的第 7 脚接上实验板的地 (GND), 第 14 脚接上电 源 (VCC 。其它脚的连线参考具体的线路图 , 实验所需要的电阻和可调使用实验 板主电路板中的元件库。2 、按照实验原理第一、二部分用万用表测出 TTL 门电路的输出高电平 VOH 输出低电平 VOLO3 、按图 1-2 所示连线 , 测出 TTL 门电路的输入短路电流 Iis 。4 、按图 1-3 所示连线 , 测出 IOL 求得扇出系数 No 。5 、按图 14 所示连线

8、, 调节电位器 Rw, 使 Vi 从 OV 向高电平变化 , 逐点测量 Vi 和 Vo,将结果记入下表中。6 、按图 1-5 所示连线 , 测得 tpd 。六、实验报告要求1 、记录整理实验结果 , 并对结果进行分析。2 、画出实测的电压传输特性曲线 , 并从中读出各有关参数值。3 、思考 :TTL 门电路的无用输入端是否能悬空或接高电平 ? 为什么 ?七、TTL 门电路的使用规则1 、接插集成块时 , 要认清定位标记 , 不能插反。2 、对电源要求比较严格 , 只允许在 5V 10% 的范围内工作 , 电源极性不可接错。3 、普通 TTL 与非门不能并联使词 ( 集电极开路门与三态输出门电路除外 ), 否则不仅会使电路逻辑功能混乱 , 并会导致器件损坏。4 、须正确处理闲置输入端。闲置输入端处理方法 :i. 悬空 , 相当于正逻辑 1, 对于一般小规模集成电路的数据输入端 , 实验时允许悬空处理。但易受外界干扰 , 导致电路的逻辑功能不正常。因此 , 对于接有长线的输入端 , 中规模以上的集成电路和使用集成电路较多的复杂电路 , 所有的控制输入端必须按逻辑要求接入电路 , 不允许悬空。ii. 直接接电源电压 Vcc( 也可串入一只 1-lOK 的固定电阻 ) 或接至某一固定电压 (+2.4VV4.5V) 的电源上 , 或与输入端为接地的多余与非门