数电课程设计数字电子钟

1、CHANGSHAUNIVERSITY OF SCIENCE & TECHNOLOGY电子技术课程设计题目： 数字电子钟学生姓名：学 号：班 级: 专 业：电子信息工程指导教师：徐理英 吴一帆 唐国红 2010 年 12 月长 沙 理 工 大 学课程设计（论文）报告书课程： _数字电路课程设计_题目：_数字电子钟的设计_电气与信息工程 学院 _电子与信息工程_专业 电子班任务起止日期：2012年12月10日至2021年12月31日学 生 姓 名唐振国 学号指 导 教 师_徐理英、吴一帆、唐国红_ 教研室主任_ 年月日审查 院长(系主任) _年月日批准数字电子钟摘要数字钟被广泛用于个人家庭,车站,

2、码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。本文设计中采用了组合逻辑电路和时序电路的设计，芯片采用了2-5-10异步计数器74LS390，74LS00与非门、555时钟芯片等，实现时间的计时。基本功能：能显示

3、时、分、秒的数字钟。扩展功能：实现校时、校分、校秒；整点报时。关键词：数字钟、自动校时、整点报时目录1数字电子钟的基本工作原理.22主体电路的设计.32.1、振荡电路的设计.3、分频电路的设计.52.3、计数电路的设计.72.4、校时电路的设计.92.5、整点报时电路的设计.93调试过程.11、振荡电路.113.2、分频电路.113.3、计数电路.11.123.5、整点报时电路.134心得体会.15参考文献.16附录A：整体仿真电路附录B：元器件清单1数字电子钟的基本工作原理数字电子钟的原理方框图如下图所示：时显示器时译码器时计数器分显示器分译码器分计数器秒显示器秒译码器秒计数器校时电路振荡器

4、分频器仿电台报时报整点时数定时控制 图数字电子钟的原理电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，本文采用555定时器产生相应脉冲，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、

5、“秒”计数器的输出送到七段显示译码驱动器译码驱动，通过六个七段LED显示器显示出来。整点报时电路根据计时系统的输出状态产生一脉冲信号，然后加上一个高频或和低频信号送到放大电路驱动扬声器发声实现报时。校时电路是直接加一个脉冲信号到时计数器或者分计数器来对“时”、“分”显示数字进行校对调整。2主体电路的设计主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。振荡电路的设计在实验电路设计中，改由555构成的多谐振荡器来产生的脉冲信号，再经级分频电路输出的基准信号。555构成的振荡电路如下图：.1 555振荡电路555组成多谐振荡器的工作原理如下：

6、接通电源Vcc后，Vcc经电阻R1和R2对电容C充电，其电压UC由0按指数规律上升。当UC2/3VCC时，电压比较器C1和C2的输出分别为UC1=0、UC2=1，基本RS触发器被置0，Q=0、Q=1,输出u0跃到低点平Uol。与此同时，放电管V导通，电容C经电阻R2和放电管V放电，电路进入暂稳态。随着电容C放电，uc下降到uc1/3Vcc时，则电压比较器C1和C2的输出为uc1=1、uc2=0，基本RS 触 发器被置1，Q=1，Q=0，输出u0 由低点平Uol跃到高电平Uoh。同时，因Q=0，放电管V截止，电源Vcc又经过电阻R1和R2对电容C充电。电路又返回前一个暂稳态。因此，电容C上的电压

7、uc将在2/3Vcc和1/3Vcc之间来回充电和放电，从而使电路产生了振荡，输出矩形脉冲。由下图可得多谐震荡周T为： T=tw1+tw2。tw1为电容C上的电压由1/3Vcc充到2/3Vcc所需的时间，充电回路的时间常数为R2C。tw2可用下式估算tw1=（R1+R2）Cln0.7（R1+R2）Ctw2为电容C上的电压由2/3Vcc下降到1/3Vcc所需的时间，放电回路的时间常数为R2C。tw2可用下式估算 tw2=R2Cln2C所以，多谐振荡器的振荡频率周期T为 T =tw1+tw20.7（R1+R2）C 振荡频率为f =1/T=1/0.7（R1+2R2）C 555集成定时器功能表输入输出阈

8、值输入端6触发输入端2复位端4输出端 3放电管T端700导通2/3Vcc2/3Vcc1/3Vcc10导通1/3Vcc1不变不变55原理图如下： 图2.1.2 555原理图分频电路的设计分频器的作用是将由555定时器体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号。在此电路中作为分频器的元件是:74LS390。电路经过十分频后将555定时器差生的1KHZ的振荡脉冲变为1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。74LS390各个引脚及工作原理： 图2. 74LS390引脚图 图2.2.2 74LS

9、390原理图分频电路原理图如下： 图2. 分频电路原理图计数电路的设计计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和二十四进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。时

10、计数器采用74LS90构成进制计数器，其信号来自分计数器的进位输出，因为到3的下一个状态要自动清零，将时的个位和十位的清零端相连，再与24的BCD码相连转换为相应的二进制，从而实现0023的循环。两片74LS90的输出端QAQD分别驱动段LED显示器显示计数状态。分计数器和秒计数器也都采用74LS90构成60进制计数器，可以将十位的QB和QC输出状态送清零端，同事送到一与门，与门的信号作为十位进位信号送往下一个计数，这样当计数器计数到59的时候，下一个状态的到来将使其清零，从而实现计数器的复位。74LS90引脚及原理如下： 图74LS90引脚及原理图时的电路原理图： 图时的电路图分、秒的电路原

11、理图如下:图 分、秒电路图校时电路的设计当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时是通过开关控制使计数器对1Hz校时脉冲计数。原理图如下： 图 校时电路图整点报时电路的设计整点报时电路要在每个整点发出音响。因此，需要对每个整点进行时间译码，以其输出控制音响电路，本设计是每一整点发出5低音1高音报时，一次是对59分50秒59分59秒进行时间译码。59分50秒时，秒个位为0，2,4,6,8时U37A下边的输入为1，蜂鸣器发出5次低音，当为59秒时，通过D触发器的D端，其CP端加秒

12、脉冲，则数字钟再计一秒达到整点时，蜂鸣器发出高音。其逻辑电路图如下：图 整点报时电路3 调试过程3.1振荡电路按电路图连接好后，用示波器检测输出的波形，通过调动滑动变阻器，是输出产生要求的波形分频电路用示波器分别测试每次分频后的的波形，观察是否为预想的波形，再通过四综示波器观察波形各个分频产生的波形如下： 图 分频后产生的波形图计数电路由于仿真的局限性，如果采用1HZ的秒脉冲，出来的效果将需要大量的时间，所以最后改用信号发生器给定400HZ的信号作为秒脉冲。秒、分计数器的个位能准确以十进制形式计数；十位也能准确以六进制的形式计数。当个位计数到9后自动向十位计数。校时电路当开关断开时，分计数电路

13、，小时计数电路正常计数，当开关闭合时，校时电路进行校时。只是有时松开按键时，较时数会有点误变化，经过仔细分析，是由于在松按键时产生了抖动。当按下调时开关JB2时，时会自动增加，如下图： 图 图整点报时电路该电路用500HZ的作为低音，1KHZ的作为高音，每一整点发出5低音1高音报时。整点报时电路要求在每个整点发出音响。因此，需要对每个整点进行时间译码，以其输出控制音响电路。每一整点发出5低音1高音报时，分别对59分50秒59分59秒进行是时间译码，同时输入不同频率的方波，如下图： 图 整点报时仿真四、心得体会这次课程设计是使用仿真软件进行的，刚开始老师给了课题，感觉一头雾水不知所措，老师把以前同学们遇到的困难跟我们大体讲述了一下，通过自己不断查资料，终于形成了一个框架，再经过多次的试验，终于设计出了一个比较完善的电路。在这次课程设计中，我学到了许多东西。第一次感觉到平时所学的东西真正起到作用了，从理论到