可校时的数字钟

1、一、设计题目多功能数字电子钟二、设计目的1、 掌握数字电路中计数、分频、译码、显示及时钟脉冲振荡器等组合逻辑电路与时序逻辑电路的综合应用。2、 掌握多功能数字钟电路设计方法、装调技术及数字钟的扩展应用。三、设计内容及要求1、 基本要求准确计时，以数字形式显示时、分、秒的时间；Q小时以24进制，分和秒都为60进制；具有校时电路2、 设计数字钟的整体电路并画出电路图3、 组装、调试单元电路及整体电路四、设计过程1、查阅资料，以了解数字钟电路的基本原理并画出原理框图数字钟电路系统主要由振荡器、分频器、计时电路、译码显示电路与校时电路五大部分组成，其中计时电路即为时间的计时，校时电路主要是在时间不准确

2、时调节时间到准确的时间点上。因此，可将电路系统分为以下的模块（图1）。TT振荡器=分频器二分频器图1数字电子钟原理由以上的模块图可知，本电路主要由振荡器和分频器产生1HZ（即1秒）的秒脉冲，用秒脉冲驱动计数器开始计时。因为每分钟60秒，每小时60分钟，所以应该有24进制的“时计数器”、60进制的“分计数器”、60进制的“秒计数器”。当“秒计数器”计数到59后，下一个脉冲一到“分计数器”就进1,“分计数器”计数到59后，再来一个脉冲“时计数器”就进1。秒计数器的输出经译码、显示时钟秒。分计数器的输出经译码、显示时钟分。时计数器的输出经译码、显示时钟时。因每天有24小时，当计数到23:59:59时

3、，再来一个脉冲后，就显示00:00:00。60进制计数器其中，“秒”和“分”的计数器都是60进制计数器，由一级十进制计数器和一级六进制计数器级联组成。十进制计数器的复位方法我们平常已经熟悉了(即用74LS90组成：其中R0(1)=R0(2)=R1(1)=R1(2)=O,6进制计数器的复位方法是：当CP输入端输入第六个脉冲时，它的四个触发器输出的状态为“0110”，这时QbQc均为高电平“1”。将它们相“与”(用两级“与非”门，保证复位信号为高电平)后，送到计数器的清除端Cr,使计数器复“0”，从而实现60进制计数。原理图见图2。Q cpCrQc QbCr反相器脉冲图260进制计数器24进制计数

4、器24进制计数器由两级十进制计数器级联、“与非门”和“非门”共同组成。原理为：当“时”计数器个位输入端CP脉冲到来第十个触发脉冲时，“时”的个位计数器复“0”，并向“时”的十位进位，在第24个触发脉冲到来时，“时”的个位计数器的四级触发器状态为“0100”，而“时”的十位计数器的状态为“0010”，这时“时”的个位计数器的Qc和“时”的十位计数器的Qb输出为“1”，把它们相“与”经两级反相器反相后，送到“时”计数器的清除端Cr,使计数器复“0”。使计数器复“0”。从而实现了24进制计数。原理图见图3。反相器QbCrQc cpCr脉冲24进制计数器2、设计数字钟电路系统的各个单元电路1）振荡器振

5、荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，故本实验中选用石英晶体振荡器来构成振荡器电路。一般来说，振荡器的频率越高,计时精度越高，但耗电量增大。本振荡器采用CD4060,CD4060内部有一个振荡器和214的分频器，晶体振荡器采用32768HZ,经分频后从CD4060的3脚输出频率为2HZ的信号，再经74LS74组成的2分频器，输出1HZ的时钟秒脉冲。电路见图4。T . : : M ， Z. 313图4振荡器及分频器2）分频器分频器的功能：产生标准秒脉冲信号。利用74LS74能再次进行二分频，将2HZ分为1HZ,送进电子钟电路。如图4所见。3）时分秒计数器计数

6、器采用74LS90（如图5）来组成，根据前面所述的60进制、24进制计数器的构造原理，可以构成时分秒计数器。74LS90:R01和R02是清零端，当R01=R02=1时，计数器清零；R91和R92是置9端，当R91=R92=1时，计数器置9.-!-1-B-izn二3-Oct-QD-4,N9空74LS9DD-宜1I.a.-.4)5)译码显示电路采用74LS47驱动数码显示管进行当前时间的显示。校时电路当数字电子钟接通电源或者计时出现误差时，均需要校正时间，校时电路是数字钟的基本功能。对校时电路的基本要求：在进行小时校正时不影响分和秒的正常计数，同理，在进行分校时时不影响秒的正常计数。校正时间的方

7、式有“快校时”和“慢校时”两种，其中“快校时”是通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲进行计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1,当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路基本相同，不同的是校时脉冲的产生与控制方式有所区别。校时电路如图6所示。1(k - : 一图6校时电路图6中是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为抖动开关电路。校时开关的功能表（见表1）表1校

8、时开关功能表3、连接整个系统并上机仿真在MULTISIM软件上，将整个电路连接完整，并仿真。4、组装电路并调试出结果在面包板上搭建电路，并进行调试。注：因考虑到面包板上的面积有限，故在搭建电路时只是搭建了时与分的部分；另外，因为一分钟60秒，速度很慢，不易于观察。故将分看成秒，时看成分。所以，在搭建过程中涉及到24进制和60进制。五、搭建电路所需的器材统计七段显示管4个，驱动管74LS47四个，74LS90四个，74LS08（与门）一个，74LS00（与非门）2个，CD4060一个，74LS74（二分频）一个，100欧电阻四个，1兆电阻1个，1K电阻一个，电阻2个，LED灯一支，56PF电容两

9、个，32768Hz晶体振荡器一个。六、实物搭建显示结果上图为时钟的每个时刻（12:57）本电路还可以实现校时，即按动校时开关来进行校时，如：校时到12:七、调试过程中的问题查找及更正本次电路搭建过程中，并不是像想象中那么一帆风顺。在电路搭建完成通电检验时发现了两个问题：1、 时计数器能够计数到三十几，这显然与设计不符。这说明当时计数器计数到23时，只要脉冲再来，该计数器并不清零，即计数器没有达到24进制的要求。把焦点集中在时计数器的连接上，发现电路搭建时有一条线错了，重新改接后，再通电发现这个问题已经解决。2、 分计数器不能进位：于是就重点检查分计数器，第一次并没有发现任何错误。所以，我再次分析电路原理，还是没有发现错误。到这个时候，我已经是筋疲力尽了，也没有办法再排错了。所以，我选择休息一会儿，在开始检查电路连接。果然，还真的是电路搭建出现了问题。因为，本次实验中用到了一片74LS08,它是四个与门组成的一个芯片。在搭建电路的过程中我只用第三四个与门，并没有用到其余两个与门，但是我在连接校时电路的分进位脉冲时，却用第一二个与门。故分计数器不能照常进位。八、实验总结1、 在搭建电路中一定要细心，切不可心急。当