数字集成系统第一次作业

1、一，指令设计原理指令的格式为：第一个操作数地址第二个操作数地址运算结果为负时的转移地址其执行过程如下：（1） 从第二个操作数中减去第一个操作数，并把运算结果存储在第二个操作数的地址中（2） 如果减法运算得到的结果为负数，则转移到指定的地址继续执行，否则执行下面地址中的指令（3） 如果转移到地址0，则停止URISC的运行其处理器的数据单元示意图如下所示1条 指令执行时，可分为九个状态，即九个始终周期：（1） 在状态0，先通过设置控制信号pcout和marin为1把指定地址加载到地址寄存器mar中。由于comp和cin全为0，所以pc中的数值通过总线与常数0相加后传递到总线bus_b，mar为1使

2、得总线bus_b上的数值加载到mar，即把当前指令的第一字节加载到地址寄存器mar中。由于设定了控制信号zend，如果pc值为0，则控制序列会在状态0无限执行，这时称为URISC处理器的动态挂起，以下讨论全假定pc值不为0.由于read为1，所以这一状态把mar指出的地址的内容读入数据寄存器mdr，即把第一个数的地址读到数据寄存器mdr中（2） 在状态1，由于把mdrout和marin设置为1，这时数据寄存器mdr中的数据经过bus_a，加法器和bus_b进入地址寄存器mar,对于这一状态仍设定了读控制信号read，所以此时把mar指明的地址中的内容读入数据寄存器mdr（3） 在状态2，设定控

3、制信号mdrout和rin为1，使得数据寄存器mdr中的数据进入寄存器r（4） 在状态3，读第二个操作数的地址。首先因为控制信号pcout和cin为1，加法器对pc值加1。因为控制信号pcin和marin为1，加法器运算的结果被同时送入程序计数器pc和地址寄存器mar。由于读控制信号read为1，此时将mar指明的地址内容读入数据寄存器mdr（5） 在状态4，由于控制信号mdrout和marin为1，数据寄存器mdr中的内容经过bus_a，加法器和bus_b进入地址寄存器mar。由于这一状态仍设定了读控制信号read，所以此时把mar指明的地址内容读入数据寄存器mdr（6） 在状态5，控制信号

4、mdrout，comp和cin为1，使得加法器从第二个操作数中减去寄存器r中的内容。由于设定了控制信号mdr，减法运算的结果被送回到数据寄存器mdr。同时由于设定了控制信号min，如果减法运算得到负结果，标志寄存器n会被置位。由于在状态4中为地址寄存器mar设定的数值并没有被改变，所以写控制信号write为1使得把数据寄存器中的内容重新写入原第二个操作数的地址。（7） 在状态6，把减法运算得到负值时的转移地址读入数据寄存器mdr。由于设定了控制信号pcout，cin和pcin，所以加法器将程序计数器pc的值加1后送回到pc，即pc指向了当前指令的第三个字节。同时由于设定了控制信号marin，所

5、以pc的新值也被送入地址寄存器mar。读控制信号read使得把当前指令的第三个字节读入数据寄存器mdr。（8） 状态7，增加pc，使它指向下一条指令的第一个字节。由于设定了控制信号pcout，cin和pcin，所以加法器将程序计数器pc的值加1后送回到pc，即pc指向了下一指令的第一个字节。这时还可能出现两种情况：如果在状态5中做减法运算时没有产生负结果，即没有把标志寄存器n置为1，则由于这时设定了控制信号nnend，控制序列返回到状态0，重新开始执行一条新指令。亦即减法运算得到非负结果时，URISC处理器继续执行下一条指令。如果在状态5中设置了标志位n，即减法运算得到了负结果，则转移到状态8

6、.（9） 状态8，把数据寄存器mdr中的数据复制到程序计数器pc之后控制单元转状态0重新执行一条新指令。由于将控制信号mdrout和pcin设定为1，数据寄存器mdr中的数据经bus_a，加法器和bus_b被复制到pc。然后，控制单元返回到状态0.2 电路的结构整个处理器的结构可以用下所示框图来表示：而其中数据单元du内部的结构图如下所示控制单元的内部结构图如下所示3 仿真波形Ram中的存储数据如下表所示： 地址 数据00000000000000000000000100000111000000100000100000000011000000000000010000001001000001010000101000000110000000000000011100000001000010000000001000001001000000100000101000000001第一个指令周期为：op1地址为07，op1为01，op2地址为08，op2为02，op2-op1结果为