同步时序逻辑电路的设计

1、本文格式为Word版，下载可任意编辑同步时序逻辑电路的设计 1、设计电路最简的标准是： 1选用小规模集成电路时，所用的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。 3 使用中、大规模集成电路时，所用的集成电路数目最少，种类最少，而且相互间的连线也最少。 2、同步时序规律电路的设计步骤 一、规律抽象，得出电路的状态转换图或状态转换表 1分析给定的规律问题，确定输入变量、输出变量以及电路的状态数。 2定义输入、输出规律状态和每个电路状态的含意，并将电路状态挨次编号。 3根据题意列出电路的状态转换表或画出电路的状态转换图。 二状态化简 等价状态：若两个电路状态在相同的输入下有相同

2、的输出，并且转换到同一个次态去。 状态化简目的：合并等价状态，求得最简的状态转换图。 三状态安排（状态编码） 确定触发器的数目n。为获得时序电路所需的M个状态，必需满意2n-1 M2n 给每个电路状态规定对应的触发器状态组合，即从2n个状态中取M个状态。方案可能有多种。 四选定触发器的类型，求出电路的状态方程、驱动方程和输出方程 选定触发器的类型后，依据状态转换图（或状态转换表）和选定的状态编码，触发器的类型，写出电路的状态方程、驱动方程和输出方程。 五依据得到的方程式画出规律图 六检查设计的电路能否自启动 如不能自启动，则需实行措施,解决方法为: 1.在电路开头工作时通过预置数将电路的状态置

3、成有效状态循环中的某一种。 2. 修改规律程序 下图是设计工作的方框图: 例5.3 试设计一个带有进位输出端的十三进制计数器 解：首先进行规律抽象，计数器是属于摩尔型的一种简洁时序电路。设有进位输出时C=1，无进位输出时C=0。 设十三个有效状态为S0S1S2S12电路状态转换图如图5.6所示。 图5.6 例5.3的状态转换图 状态转换图不能再简化。 由于M=13，所以n=4。 状态编码：取自然二进制数的00001100作为S0S12的编码，如下表所示。 表 电路的状态转换表 状态变化顺 序 状态编码 进位输出 等效 Q3 Q2 Q1 Q0 S0S1 S2 S3 S4 S5 S6 S7 S8

4、S9 S10 S11 S12 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 2 3 4 5 6 7 8 9 10 11 12 0 画出表示次态规律函数和进位输出函数的卡诺图，如图5.7所示。 图5.7 例5.3的卡诺图 为清楚起见，可将上图的卡诺图分解为五个卡诺图，如图5.8所示。 图5.8 的卡诺图 从卡诺图得电路的状态方程为: 输出方程为 : C

5、=Q3Q2 假如选用JK触发器，把状态方程进行变换，得驱动方程： 画出计数器的规律图如图5.9所示。 图5.9 例5.3的电路 检查电路能否自启动。将三个无效状态1101、1110、1111分别代入电路中进行分析，所得次态分别为0010、0010、0000，因此电路能自启动。 下图是该电路完整的状态转换图。 图5.10 例5.3的状态转换图 例5.4 设计一个串行数据检测器。对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入状况下输出为0。 解：首先进行规律抽象，画出状态转换图。 取输入数据为输入变量，用X表示；取检测结果为输出变量，用Y表示。 设S0：没有输入1以前的状态， S1：

6、输入一个1以后的状态， S2：输入两个1以后的状态 S3：输入3个或3个以上1以后的状态。 若以Sn表示电路的现态，Sn+1表示电路的次态，可得状态转换表，如表所示。 表 状态转换表 X sN S0 S1 S2 S3 0 S0/0 S0/0 S0/0 S0/0 1 S1/1 S2/1 S3/1 S3/1 Sn+1/Y 状态转换图如图5.11所示。 图5.11 例5.4状态转换图 进行状态简化。S2和S3是等价状态，可以合并为一个。于是得到化简后的状态转换图。 在电路状态M=3的状况下，取触发器位数 n = 2. 图5.12 例5.4化简后的状态转换图 取S0=00，S1=01，S2=10，选定JK触发器，得次态和输出的卡诺图，如图5.13所示。 图5.13 例5.4的电路次态/输出卡诺图 经化简得状态方程为: 得驱动方程为 输出方程为 : Y=XQ1 由驱动方程和输出方程得电路图如图5.14所示。 图5.14