Low-Voltage Differential Signaling 低压差分信号-

1、 Hawk Y.J. Song 宋擁軍2010-02-02 13:28TO:Yancy Y.Z. Huang/PCE/FOXCONNCC:主旨:轉呈: Low-Voltage Differential Signaling 低压差分信号Lvds1994年由美国国家半导体公司提出的一种信号传输模式,它是一种标准它在提供高数据传输率的同时会有很低的功耗,另外它还有许多其他的优势:1、低电压电源的兼容性2、低噪声3、高噪声抑制能力4、可靠的信号传输5、能够集成到系统级IC内使用LVDS技术的的产品数据速率可以从几百Mbps到2Gbps。它是电流驱动的,通过在接收端放置一个负载而得到电压,当电流正向流动

2、,接收端输出为1,反之为0他的摆幅为250mv-450mvLVDS即低压差分信号传输,是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至2V,因此它还能满足未来应用的需要。此技术基于ANSI/TIA/EIA-644LVDS接口标准。 LVDS技术拥有330mV的低压差分信号(250mVMINand450mVMAX和快速过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高数据速率。此外,这种低压摆幅可以降低功耗消散,同时具备差分传输的优点。 LVDS技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL信

3、号线路以提供窄式高速低功耗LVDS接口。这些芯片组可以大幅节省系统的电缆和连接器成本,并且可以减少连接器所占面积所需的物理空间。 LVDS解决方案为设计人员解决高速I/O接口问题提供了新选择。LVDS为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。 更先进的总线LVDS(BLVDS是在LVDS基础上面发展起来的,总线LVDS(BLVDS是基于LVDS技术的总线接口电路的一个新系列,专门用于实现多点电缆或背板应用。它不同于标准的LVDS,提供增强的驱动电流,以处理多点应用中所需的双重传输。 BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产品达到自100Mbps至超

4、过1Gbps的高数据传输速率。此外,低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的+/-1V共模范围和热插拔器件。 BLVDS产品有两种类型,可以为所有总线配置提供最优化的接口器件。两个系列分别是:线路驱动器和接收器和串行器/解串器芯片组。 总线LVDS可以解决高速总线设计中面临的许多挑战。BLVDS无需特殊的终端上拉轨。它无需有源终端器件,利用常见的供电轨(3.3V或5V,采用简单的终端配置,使接口器件的功耗最小化,产生很少的噪声,支持业务卡热插拔和以100Mbps的速率驱动重载多点总线。总线LVDS产品为设计人员解决高速多点总线接口问题提供了一个新选择。LVDS接口又

5、称RS-644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号,这种技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,其传输介质可以是铜质的PCB连线,也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前,流行的LVDS技术规范有两个标准:一个是TIA/EIA(电讯工业联盟/电子工业联盟的ANSI/TIA/EIA-644标准,另一个是IEEE 1596.3标准。20PIN单6定义:1:电源2:电源3:地 4:地 5:R0- 6:R0+

6、 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16空 17空 18空 19 空 20空每组信号线之间电阻为(数字表120欧左右20PIN双6定义:1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15:RO2- 16:RO2+ 17:RO3- 18:RO3+19:CLK1- 20:CLK1+每组信号线之间电阻为(数字表120欧左右20PIN单8定义:1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:

7、地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:R3- 17:R3+每组信号线之间电阻为(数字表120欧左右30PIN单6定义:1:空2:电源3:电源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:空- 21:空 22:空 23:空 24:空 25:空 26:空 27:空 28空 29空 30空每组信号线之间电阻为(数字表120欧左右30PIN单8定义:1:空2:电源3:电源 4:空 5

8、:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:R3- 21:R3+ 22:地 23:空 24:空 25:空 26:空 27:空 28空 29空 30空每组信号线之间电阻为(数字表120欧左右30PIN双6定义:1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:地 17:RS0- 18:RS0+ 19:地 20:RS1- 21:RS1+ 22

9、:地 23:RS2- 24:RS2+ 25:地 26:CLK2- 27:CLK2+每组信号线之间电阻为(数字表120欧左右30PIN双8定义:1:电源2:电源3:电源 4:空 5:空 6:空 7:地 8:R0- 9:R0+ 10:R1- 11:R1+ 12:R2-13:R2+ 14:地 15:CLK- 16:CLK+ 17:地 18:R3- 19:R3+ 20:RB0-21:RB0+ 22:RB1-23:RB1+ 24:地 25:RB2- 26:RB2+ 27:CLK2- 28:CLK2+ 29:RB3- 30:RB3+每组信号线之间电阻为(数字表120欧左右一般14PIN、20PIN、30P

10、IN为LVDS接口- 2 LVDS系统的设计- LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难,下面将简要介绍一下各注意点。- 2.1 PCB板- (A至少使用4层PCB板(从顶层到底层:LVDS信号层、地层、电源层、TTL信号层;- (B使TTL信号和LVDS信号相互隔离,否则TTL可能会耦合到LVDS线上,最好将TTL和LVDS信号放在由电源/地层隔离的不同层上;- (C使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端;- (D使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电源/地层管脚放置;- (E电源层和地层应使用粗线

11、,不要使用50布线规则;- (F保持PCB地线层返回路径宽而短;- (G应该使用利用地层返回铜线(gu9ound return wire的电缆连接两个系统的地层;- (H 使用多过孔(至少两个连接到电源层(线和地层(线,表面贴电容可以直接焊接到过孔焊盘以减少线头。- 2.2 板上导线- (A 微波传输线(microstrip和带状线(stripline都有较好性能;- (B 微波传输线的优点:一般有更高的差分阻抗、不需要额外的过孔;- (C 带状线在信号间提供了更好的屏蔽。- 2.3 差分线- (A使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成芯片后立刻尽可能地相

12、互靠近(距离小于10mm,这样能减少反射并能确保耦合到的噪声为共模噪声;- (B使差分线对的长度相互匹配以减少信号扭曲,防止引起信号间的相位差而导致电磁辐射;- (C不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;- (D尽量减少过孔和其它会引起线路不连续性的因素;- (E避免将导致阻值不连续性的90走线,使用圆弧或45折线来代替;- (F在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力。在印制板上,两条差分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性。- 2.4 终端- (A使用终端电阻实现对差分传输线的最大匹配,阻值一般在90130

13、之间,系统也需要此终端电阻来产生正常工作的差分电压;- (B最好使用精度12%的表面贴电阻跨接在差分线上,必要时也可使用两个阻值各为50的电阻,并在中间通过一个电容接地,以滤去共模噪声。- 2.5 未使用的管脚- 所有未使用的LVDS接收器输入管脚悬空,所有未使用的LVDS和TTL输出管脚悬空,将未使用的TTL发送/驱动器输入和控制/使能管脚接电源或地。- 2.6 媒质(电缆和连接器选择- (A使用受控阻抗媒质,差分阻抗约为100,不会引入较大的阻抗不连续性; - (B仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对通常比非平衡电缆好;- (C电缆长度小于0.5m时,大部分电缆都能有效工作

14、,距离在0.5m10m之间时, CAT 3(Categiory 3双绞线对电缆效果好、便宜并且容易买到,距离大于10m并且要求高速率时,建议使用CAT 5双绞线对。- 2.7 在噪声环境中提高可靠性设计- LVDS 接收器在内部提供了可靠性线路,用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是,当驱动器三态或者接收器上的电缆没有连接到驱动器上时,它并没有提供在噪声环境中的可靠性保证。在此情况下,电缆就变成了浮动的天线,如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会开关或振荡。如果此种情况发生,建议使用平衡或屏蔽电缆。另外,也可以外加电阻来提高噪声容限,如图3所示。 图中R1、R3是可选的外接电阻,用来提高噪声容限,R2100。- 当然,如果使用内嵌在芯片中的LVDS收发器,由于一般都有控制收发器是否工作的机制,因而这种悬置不会影响系统。- 3 应用实例- LVDS技术目前在高速系统中应用的非常广泛,本文给出一个简单的例子来看一下具体的连线方式。加拿大PMC公司的DSLAM(数字用户线接入模块方案中,