2QuartusII及其原理图设计ppt课件

1、QuartusII引见及原理图设计引见及原理图设计QUARTUS II 软件引见软件引见1、版本下载地址：、版本下载地址： ftpftp.altera/outgoing/release/91_quartus_windows.exe 2.77GB 2、破解下载地址：、破解下载地址：down.qiannao/space/file/sniper1987/share/2019/4/25/Crack_Altera_6.0-002d9.1.rar/.page Crack_Altera_6.0-9.1.rar 3、安装和破解详细阐明地址：、安装和破解详细阐明地址：cns/crazybingo/archive

2、/2019/05/14/1735341.html QUARTUS II 安装本卷须知安装本卷须知1 1、需求、需求5GB5GB空间空间2 2、需求封锁杀毒软件所以最好是断网安装、需求封锁杀毒软件所以最好是断网安装3 3、安装过程中选择途径中最好不要有中文，下、安装过程中选择途径中最好不要有中文，下划线等划线等QUARTUS II 设计开发流程设计开发流程QUARTUS II 文件格式引见文件格式引见QUARTUS II 图表和原理图编辑器图表和原理图编辑器1 1、图表模块编辑是主要的顶层设计的主要方法、图表模块编辑是主要的顶层设计的主要方法2 2、原理图编辑是传统的设计输入方法、原理图编辑是传

3、统的设计输入方法3 3、用户可以利用参与、用户可以利用参与QUARTUS IIQUARTUS II提供的提供的LPMsLPMs，宏功能，宏功能等函数以及用户本人的库函数来设计等函数以及用户本人的库函数来设计4 4、提供、提供“智能的模块链接和映射智能的模块链接和映射QUARTUS II 图表模块设计流程图表模块设计流程QUARTUS II 新建工程新建工程1 1、新建工程：、新建工程：File-New Project WizardFile-New Project Wizard，选择，选择工程途径，输入工程称号：工程途径，输入工程称号：ExampleExample，以及顶层文件，以及顶层文件名：

4、名：ExampleExample其他选项采用默其他选项采用默许选项，可直接许选项，可直接点点finish，假设，假设有原始文件，点有原始文件，点next添加文件添加文件QUARTUS II 新建工程新建工程QUARTUS II 新建文件新建文件1 1、新建工程：、新建工程：File-New File-New ，在工程，在工程ExampleExample中新建中新建文件，因新建工程时顶层文件名为文件，因新建工程时顶层文件名为ExampleExample，所以主，所以主文件名为文件名为ExampleExampleQUARTUS II 新建文件新建文件(1)(1)、Block Diagram/Sch

5、ematic File Block Diagram/Schematic File ，原理图输，原理图输入方式，易于了解，文件存放后缀为入方式，易于了解，文件存放后缀为.bdf.bdf(2)(2)、Verilog HDLVerilog HDL文件文件 ，主要用于用，主要用于用verilog HDLverilog HDL言语编写程序实现功能，文件存放后缀为言语编写程序实现功能，文件存放后缀为.v.v(3)(3)、Vector Waveform File Vector Waveform File ，仿真文件，主要用，仿真文件，主要用于进展软件仿真，文件存放后缀为于进展软件仿真，文件存放后缀为.vwf

6、.vwf(4)(4)、Memory Initialization FileMemory Initialization File，配置文件，配置文件，主要用于存储器部件主要用于存储器部件rom,ramrom,ram数据的写入，文件存放数据的写入，文件存放后缀为后缀为.mif.mifQUARTUS II 原理图设计例子原理图设计例子2 2、调用、调用QuartusQuartus内部元件，可在任务区直接双击，内部元件，可在任务区直接双击，再输入所需的元件名即可，例如调用元件库中的再输入所需的元件名即可，例如调用元件库中的3-83-8译码器，只需输入译码器，只需输入7474即可即可QUARTUS II

7、 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子3 3、编译文件：文件建立终了，点击右上角的紫红色、编译文件：文件建立终了，点击右上角的紫红色按钮按钮Start CompilationStart Compilation进展编译进展编译QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子4 4、进展软件仿真、进展软件仿真Example.vwfExample.vwf：左侧右键：左侧右键-Insert -Insert No

8、de or BusNode or Bus或直接双击，在对话框中选择或直接双击，在对话框中选择Node FinderNode Finder，导入输入输出端，导入输入输出端双击双击QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子5 5、在仿真文件中设置输入值，点右上角的蓝色按钮、在仿真文件中设置输入值，点右上角的蓝色按钮Start Simulatio

9、nStart Simulation进展仿真，设置如下进展仿真，设置如下双击设置时双击设置时间点间点QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子最终设置最终设置QUARTUS II 原理图设计例子原理图设计例子QUARTUS II 原理图设计例子原理图设计例子QUARTUS II Functional Simulation功能仿真功能仿真功能仿

10、真：验证综合电路逻辑运算单元的正确性，功能仿真：验证综合电路逻辑运算单元的正确性，不思索器件的时延，算是理想形状下的仿真，不思索器件的时延，算是理想形状下的仿真，Quartus IIQuartus II程序默许程序默许timing simulationtiming simulationQUARTUS II Functional Simulation功能仿真功能仿真QUARTUS II Functional Simulation功能仿真功能仿真QUARTUS II Functional Simulation功能仿真功能仿真QUARTUS II Timing Simulation功能仿真功能仿真时

11、序仿真：经过功能仿真验证设计文件的正确性，时序仿真：经过功能仿真验证设计文件的正确性，就压思索综合电路遇到的时延问题。时序仿真同时就压思索综合电路遇到的时延问题。时序仿真同时验证电路的逻辑和时序正确性。验证电路的逻辑和时序正确性。QUARTUS II 习题一习题一1-1 基于基于Quartus II软件，用软件，用D触发器设计一个触发器设计一个2分频电路，分频电路，并做波形仿真，在此根底上，设计一个并做波形仿真，在此根底上，设计一个4分频和分频和8分频电路，分频电路，做波形仿真。做波形仿真。 选择菜单选择菜单File-Create/Update-Create Symbol Files for

12、File-Create/Update-Create Symbol Files for Current FileCurrent File将二分频生成一个元件符号，以供调用，可用将二分频生成一个元件符号，以供调用，可用来生成来生成4 4分频，分频，8 8分频，当然也可以直接将分频，当然也可以直接将2 2分频的输出信号分频的输出信号作为下一个分频器的输入信号作为下一个分频器的输入信号编译留意编译留意要设置正确的任务文件要设置正确的任务文件为为Top-Level编译留意编译留意要设置正确和任务文件要设置正确和任务文件匹配的匹配的vwf文件文件QUARTUS II 习题一习题一1-2 基于基于Quart

13、us II软件，用软件，用7490设计一个能计时设计一个能计时12小小时、计分时、计分60分和计秒分和计秒60秒的简单数字钟电路。设秒的简单数字钟电路。设计过程如下：计过程如下：1先用先用Quartus II的原理图输入方式，用的原理图输入方式，用7490衔接成包衔接成包含进位输出的模含进位输出的模60的计数器，并进展仿真，假设功能正确，的计数器，并进展仿真，假设功能正确，那么将其生成一个部件；那么将其生成一个部件；2将将7490衔接成模衔接成模12的计数器，进展仿真，假设功能正的计数器，进展仿真，假设功能正确，也将其生成一个部件；确，也将其生成一个部件；3将以上两个部件衔接成为简单的数字钟电

14、路，能计时、将以上两个部件衔接成为简单的数字钟电路，能计时、计分和计秒，计满计分和计秒，计满12小时后系统清小时后系统清0重新开场计时。重新开场计时。4在实现上述功能的根底上可以进一步添加其它功能，在实现上述功能的根底上可以进一步添加其它功能，比如校时功能，能随意调整小时、分钟信号，添加整点报时比如校时功能，能随意调整小时、分钟信号，添加整点报时功能等。功能等。 编译留意编译留意留意总线的画法和定义留意总线的画法和定义要查找器件的资料，确保管脚定义，及其管脚任务形状要查找器件的资料，确保管脚定义，及其管脚任务形状留意同步清零和异步清零的方法留意同步清零和异步清零的方法QUARTUS II 习题

15、一习题一1-3 基于基于Quartus II软件，用部分积右移方式设计实现一个软件，用部分积右移方式设计实现一个4位二进制乘法器，选择适宜的器件，画出电路衔接位二进制乘法器，选择适宜的器件，画出电路衔接计数计数HHHH坚持坚持LHH坚持坚持LHHDCBADCBALHLLLLLQDQCQBQADCBACPETEPLDRD输出输出预置数据输入预置数据输入时钟时钟使能使能预置预置清零清零1-4 基于基于Quartus II软件，用软件，用74161设计一个模设计一个模99的计的计数器，个位和十位都采用数器，个位和十位都采用8421BCD码的编码方式设计，分码的编码方式设计，分别用置别用置0和置和置1

16、两种方法实现，完成原理图设计输入、编译、两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。仿真和下载整个过程。 QUARTUS II 习题一习题一QUARTUS II 习题一习题一1-5 基于基于Quartus II软件，用软件，用7490设计一个模设计一个模71计数器，计数器，个位和十位都采用个位和十位都采用8421BCD码的编码方式设计，完成原理码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。图设计输入、编译、仿真和下载整个过程。 1-6 基于基于Quartus II，用，用742834位二进制全加器设计位二进制全加器设计实现一个实现一个8位全加器，并进展综合和仿

17、真，查看综合结果和位全加器，并进展综合和仿真，查看综合结果和仿真结果。仿真结果。 QUARTUS II 习题一习题一1-7 基于基于Quartus II，用，用741944位双向移位存放器设位双向移位存放器设计一个计一个“00011101序列产生器电路，进展编译和仿真，序列产生器电路，进展编译和仿真，查看仿真结果。查看仿真结果。 1-8 基于基于Quartus II软件，用软件，用D触发器和适当的门电路实现触发器和适当的门电路实现一个输出长度为一个输出长度为15的的m序列产生器，进展编译和仿真，查看序列产生器，进展编译和仿真，查看仿真结果。仿真结果。 QUARTUS II 习题一习题一1-9

18、用用D触发器构成按循环码触发器构成按循环码(000-001-011-111-101-100-000)规律任务的六进制同步计数器。规律任务的六进制同步计数器。1-10 用用74194、74273、D触发器等器件组成触发器等器件组成8位串入并位串入并出的转换电路，要求在转换过程中数据不变，只需当出的转换电路，要求在转换过程中数据不变，只需当8位一位一组数据全部转换终了后，输出才变化一次。组数据全部转换终了后，输出才变化一次。QUARTUS II 习题一习题一1-9 用用D触发器构成按循环码触发器构成按循环码(000-001-011-111-101-100-000)规律任务的六进制同步计数器。规律任

19、务的六进制同步计数器。1-10 用用74194、74273、D触发器等器件组成触发器等器件组成8位串入并位串入并出的转换电路，要求在转换过程中数据不变，只需当出的转换电路，要求在转换过程中数据不变，只需当8位一位一组数据全部转换终了后，输出才变化一次。组数据全部转换终了后，输出才变化一次。QUARTUS II 习题一习题一1-11 设计一个运算电路，实现两个二位二进制数的平方和设计一个运算电路，实现两个二位二进制数的平方和 。1-12 用双用双2线线4线译码器线译码器74LS扩展成扩展成3线线8线译码器线译码器 。1-13 用用74LS283设计四位二进制加减计算器设计四位二进制加减计算器 1

20、-14 用用74LS283完成四位二进制乘法运算完成四位二进制乘法运算1-15 用用74LS290级联实现模级联实现模87计数器计数器 QUARTUS II 习题一习题一1-16 用用74LS161及门电路产生序列信号发生器及门电路产生序列信号发生器 1-17 用用74LS161及及74LS产生节拍发生器产生节拍发生器 1-18 用移位存放器设计序列信号发生器用移位存放器设计序列信号发生器 1-19 用用D触发器设计只需八个形状的四级约翰逊计数器触发器设计只需八个形状的四级约翰逊计数器 1-20 用用JK触发器设计同步五进制加法计数器触发器设计同步五进制加法计数器QUARTUS II 基于基于

21、LPM宏单元库的设计宏单元库的设计u 乘法器模块乘法器模块u 计数器模块计数器模块u 锁相环模块锁相环模块u 存储器模块存储器模块u 其他模块其他模块QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计 Megafunction库是Altera提供的参数化模块库。从功能上看，可以把Megafunction库中的元器件分为：算术运算模块arithmetic逻辑门模块gates储存模块storageIO模块I/OQUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计算数运算模块库算数运算模块库 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计参数化乘法器参数化

22、乘法器lpm_mult宏功能模块的根本参数表宏功能模块的根本参数表lpm_multQUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计1调用调用lpm_multQUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计2lpm_mult参数设置参数设置输入输出位宽设置输入输出位宽设置乘法器类型设置乘法器类型设置QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计8位有符号乘法器电路位有符号乘法器电路QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计计数器模块计数器模块计数器输出端口宽度和计数方向设置计数器输出端口宽度和计数方向设置 QUARTUS I

23、I 基于基于LPM宏单元库的设计宏单元库的设计计数器模和控制端口设置计数器模和控制端口设置 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计更多控制端口设置更多控制端口设置QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计模模24方向可控计数器电路方向可控计数器电路lpm_counter计数器功能仿真波形计数器功能仿真波形QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出假设干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，

24、还可改善时钟的建立时间和坚持时间，是系统稳定任务的保证。不同系列的芯片对锁相环的支持程度不同，但是根本的参数设置大致一样，下面便举例阐明altpll的运用。锁相环模块QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计1输入输入altpll宏功能模块宏功能模块选择芯片和设置参考时钟选择芯片和设置参考时钟 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计锁相环控制信号设置锁相环控制信号设置 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计输入时钟设置输入时钟设置 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计2编译和仿真编译和仿真锁相

25、环电路锁相环电路功能仿真波形功能仿真波形QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计 ROMRead Only Memory，只读存储器是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，由于FPGA器件在掉电后，其内部的一切信息都会丧失，再次任务时需求重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来阐明它的运用方法，这个例子运用lpm_rom构成一个4位4位的无符号数乘法器，利用查表方法完成乘法功能。存储器模块存储器模块QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计数据线、地址线宽度设置数据线、地址线宽度设置 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计控制端口设置控制端口设置 QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计添加添加.mif文件文件QUARTUS II 基于基于LPM宏单元库的设计宏单元库的设计 如以下图所示就是基于ROM实现的4位4位的无符号数乘法器电路图，其参数设置为：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_