如何分析FPGA的片上资源使用情况

1、如何分析FPGA的片上资源使用情况系统分类：EDA自定义分类：Quartus II.2010-05-04 11:31 发表标签：Altera FPGA资源在维护遗留代码（4）时序问 题初露端倪这篇文章中，我提到“第三方开发的设计中，组合逻辑与时序逻辑的比例为2.6:1 ”，这是造成该设计时序收敛困难的原因之一。mengyudn朋友很细心，对这个数据的来历产生了疑问。下面我就简单地介绍一下如何分析FPGA芯片上的组合逻辑（LUT）和时序逻辑（REG的利 用率。一、如何得到LUT与REG的使用比例我们先看一个FPGA工程的编译结果报告:Flow StatusSuccessful -MonJan (

2、J4 03:05：03 2010Quad us II Verstori9.0 Budd 235 06/17；2109 SP2SJ FullVersianRevisiwi NameTop-tevel Entity NameJ ；.：，FamiK)Cyclone IIIDeviceEP3C2E144C8TimingFrislMet bmrng 已口uiremertiNATotal loic efenents24,071 ； 24 £24 | 舸驚T ski combinalicnl functions21 £2丿24,&24 的髯logic rsgi$teFs加58 /

3、 24,524 (鶉切Total registers8882Total pins83/83(100X)Total vijtual pins0T口同 memory bits512M2S0856tMiEmbedded Multiplierelements18/132(14)Total PLLs1 J4 (25龛在这个报告中，我们可以看到如下信息：Total logic elements 24071/24624（98%）:该芯片中共有 24624个LE资源，其中的98%在这个工程的这次编译中得到了使用。Total combinational functions 21612/24624（88%）:该芯

4、片的 24624 个 LE资源中，88%用于实现组合逻辑。Dedicated logic registers 8858/24624（36%）:该芯片的24624个LE资源中，36%用于实现寄存器，即时序逻辑。就是从上述信息中，我得到了组合逻辑与时序逻辑的使用比例一一21612/8858 = 2.4:1。二、一份更详细的资源利用率报告在这个报告中，有一点可能会令人困惑：为什么Total combinational functions 与Dedicated logic registers 之和（30470）大于Totallogic elements （24071），甚至大于该芯片的总资源（2462

5、4）。我们再来看一份更详细的资源使用报告 Fitter Resource Usage Summary色 Compitinn Report - Fitter Resourte Usage Summ.寻臼 Complation R»?prt 寻 Hl Leqsl Motixe as Flow 5jmnnBry SS Flo艸 SettingsFlow Non-Default Global Settings+审自管匡 Flow Elapsed Tine 包薛 Flo啪 05 S<immar7 寻酋 Flew LogAnalysis SiS/nth&sis 鱼Partitian

6、 Merge 寻3 FittsrSE3 Summary 昌辰 Settings as Parallel Compilatton 嘗塾 I/O Alignment Warnings SB Netiist Optiinizationrs rncrementai 匚ompi怙ticn S&ction 昌 Pin-Out File- ssource 5&ctiari:SB | Resource Usage Sunfimary 寻制 LogkL«k Region Resource Ua 包曲 Partitior Statistics SB Input Pins &S *

7、?vtpLit Pins母翼 Duul PurpQ? ©nd Dudi匚盘d PtGidir PinsI/O BanUaqe 厚品 All Pacteje Pjn5FLL 5ummdry QS PLL lisdge 当塞 Output Pin Defeut Load For Rl 借昌I Reswrxe Utiieation by Entity 每甜 Delay Chain Summary 曲 Pad Ta Core Delay Chain Faro 言黑 Control Signals 密疆 Globel & Other Fast Signd5 每离 hlon'Gl

8、obal High Fan-Out 5ignc 俸麗 RAM 5ummary 豈謹 DSP Block Usage Surnmary 爲黑 DSP Block Details 十 冒二)Logic and Routing Section I* fiLJ I/O Rules： SectionD&vke Options詡再 Ope rati rig Settings and Conditiors 曇區 Estimated Deay Added For Hodd Tit + 寻_| Advanced F吐er DataMeseagee 寻，和 Suppressed Messages 魯一|

9、AsseribleK 些二I Tiffieuest Timirg AnalsrI Time<uest Timing Analyzer GUIFiesoiitceUsage1口 Tol ioc elemeribs.富帀亍迁证方了亜.乏2一 Combinahiortal with no recpler152133-Register only24594-Conitinational with a register639956E Logie l&fnent 日ge by number of LUT inpu($7-4 input funebons1093033 input Junctio

10、ns6B359-* <=2 input functionj3839W-Register only2459r12白 Logic elemerils by mods13卄 ncrral mode1795014“ atithmetio mode368215B Total legisters*9,602? 24,964 (36)17-dedicated logic registers加 58/24&4 (36 糾18” l/B legisters24/340( 7)1920Total LABs parrial ( cornpfet&ly used1,536/1J539(100 X

11、)21User inserted logic elements022Virtual pinsD23日 I/O ptnsB3/83(10OX)24-Clock pinssje(ioo25Dediccd igut pins3/933)Global signals202?M9Ks6G?GG(10028T oll block mennory bits51 ?JOOO / 600256 94 監药f olal blockrnemoryj implennentation bits60356 / 6CH256 (100)30Embedded Mult ip lief 用 eiennents18/132(14

12、)31PLL?:V4(25J32Glob 引 docky20/20(100)33JTAGsVI (100X)34ORC blocks0；1 (0糾35ASMI blocksoMToVj36trnpedance contiol blocks37Average iriterc&nnect uage tatsl/H/Vm / 47Z f 4陀38Peak interccrtriect usgft total/H加圈礬E垂兀优33Masirnum fan-cut nedePorlA_R jdCIkinputGlk Ctrl毗Mawimum fanoul2906< 1* Register

13、count does not include registers iri$ide RAM blacks or DSP blocks.Fitter Resource Usage Summary这份报告包含很多信息，在这里我们只需要关心Total logic eleme nts 项。Total logic eleme nts 24071/24624(98%)由三种使用情况不同的LE资源组成：仅用于实现组合逻辑的LE (Combinational with no register15213)，仅用于实现时序逻辑的LE ( Register only2459），同时用于实现组合逻辑和时序逻辑的LE （

14、Combinational with a register 6399)三、从 Resource Property Editor看 LE 的使用情况在进一步分析这些数据之前，我们有必要回顾一下FPGA的基本组成元素LE（ Logic Element ）的结构和功能。以Altera的CycloneIII系列FPGA芯片为例，其LE内部结构如下图所示：COMIBOUT2459），同时用于实现组合逻辑和时序逻辑的LE （Combinational with a register 6399)2459），同时用于实现组合逻辑和时序逻辑的LE （Combinational with a register 6

15、399)4输入LUT），其中黄色高亮部分为时序逻辑（一个 D触发这个LE同时用于实现组合逻辑和时序逻辑，其中蓝色部分为组合逻辑（一个 器）。我们再来看一个更有趣的 LE：这个LE也同时用于实现组合逻辑和时序逻辑，与上一幅图不同的地方在于，这里的组合逻辑(4输入LUT)与时序逻辑(REG并没有连接关系。组合逻辑从COMBOU直接输出，时序逻辑从REGOU输出。这种互不相关的组合逻辑与时序逻辑共用同一个LE的情况很特殊，这是采用了 Register Packing资源优化技术之后的实现方式。如果没有采用这一资源优化技术，就要用两个LE来分别实现相应的组合逻辑和时序逻辑。明白了上面这两幅图，大家也能

16、由此类推，想象出仅用于实现组合逻辑的LE (Combinational with no register)和仅用于实现时序逻辑的LE( Register only )该是什么样子。四、“数字终于对(凑)上了！”我们回到前面关于资源利用率分析的部分。有了上面介绍的知识，大家应该能够把资源利用率报告中三种使用情况不同的LE区分开了。我们把“同时用于实现组合逻辑和时序逻辑的LE (6399)”分别加到“仅用于实现组合逻辑的LE( 15213) ”和“仅用于实现时序逻辑的LE(2459)”上面，就可以得到“全部组合逻辑”(Total combinational functions = 6399 + 1

17、5213 = 21612)和“全部寄存器” (Dedicated logic registers = 6399 + 2459 = 8858)两个数值了。这两个数值就是第一幅图中关于资源利用率的汇总报告结果，它们的比例恰好就是2.4:1。由于6399这个数字被使用了两次，所以我们最初关于“Total combinational functions与Dedicated logic registers 之和(30470 = (6399 + 15213) + (6399 + 2459)大于 Total logic elements(24071 = 6399 + 15213 + 2459)"的困惑也得到了解答。五、总结置的限制，单独实现组合逻辑或时序逻辑的两个LE可能不能合并到一个 LE中实现。所以，在资源利用率报告中会出现三种使用情况不同的 LE。由于过