实验13VHDL三态门_第1页
实验13VHDL三态门_第2页
实验13VHDL三态门_第3页
实验13VHDL三态门_第4页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验 13 VHDL 三态门实验十三三态门、 OC门的设计与仿真一、实验内容1在 Quartus II中用逻辑图和 VHDL语言设计三态门，三态门的使能端对低电平有效。2在 Quartus II中用逻辑图和 VHDL语言设计一个 OC门（集电极开路门）。二、电路要求三态门、 OC门的逻辑图；用 VHDL语言设计三态门、 OC门，用尽量多的方法来描述；三、电路功能介绍1三态门，又名三态缓冲器 （Tri-StateBuffer ）用途：用在总线传输上，有效而又灵活地控制多组数据在总线上通行，起着交通信号灯的作用。逻辑图真值表ENAOUT00Hi-Z01Hi-Z100110VHDL程序行为描述：结构体描述：波形图2OC门，又名集电极开路门（opndrn ）用途：集电极开路门（ OC门）是一种用途广泛的门电路。典型应用是可以实现线与的功能。逻辑图真值表A B0 01 Hi-ZVHDL程序行为描述：结构体描述：波形图

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论