计算机组成原理模拟题(DOC)

1、计算机组成原理模拟题一、填空题1. 典型的冯 .诺依曼计算机是以（ 运算器 ）为中心的 , 指令是（ 按顺序 ） 执行的.2. 系统总线按传输信息的不同可分为三类： （ 数据总线 ）、（ 地址总线 ）、 和（ 操作总线 ）。3机器数为补码，字长 16 位（含 1 位符号位），用十六进制写出对应于整数定 点机的最大正数补码是（ 7FFF ）、最小负数补码是（ 8000 ）。4. （ 控制器 ）负责协调并控制计算机各部件执行程序的指令序列。5. . 存储单元组成的，存储单元的编号称为（ 单元地址 ）。6. 机与设备交换信息的控制方式中， （ 中断 ）方式主机与设备是并行进行的。7 计算机中存放当前

2、指令地址的寄存器叫（ 指令寄存器 ）。8. CPU从主存取出一条指令并执行该指令的时间叫做（指令周期）o（ 1）指令周期是指 CPU 执行一条指令的时间。 指令周期： 取出并执行一条指令的时间。 机 器周期：通常用内存中读取一个指令字的最短时间来规定CPU 周期。 （也就是计算机完成一个基本操作所花费的时间 ） 时钟周期：处理操作的最基本单位。 （CPU 的主频 ） 指令周期、 机器周期和时钟周期之间的关系： 指令周期通常用若干个机器周期表示， 而机器周期时间又 包含有若干个时钟周期。 。9. CPU勺主频为8MHz若每个机器周期包含4个时钟周期，该机的平均执行速度为0.8MIPS,则该机的时

3、钟周期为（0.125 ）卩s,平均指令周期为（1.25）卩s,每个指令周期含（2.5）机器周期。10. 计算机硬件包括（ 控制器 ）、（ 存储器 ）、（ 运算器 ）、输入设备 和输出设备。二、选择题1 存储字是指（ A ）。A 存放在一个存储单元中的二进制代码组合 B 存放在一个存储单元 中的二进制代码位数（存储字长）C 存储单元的集合D机器指令2 设机器字长为32位，存储容量为16MB若按双字编址，其寻址范围是（B ）A8MB B 2M C 4M D 2MB3一个 16K*32 位的存储器，其地址线和数据线的总和是（ B ）。A48 B 46 C 36 D 424在三种集中式总线 控制中，独

4、立请求方式响应时间最快，是以（ B ）为 代价的。A. 增加处理机的开销B.增加控制线数C. 增加处理机的开销和增加控制线数 D. 减少处理机的开销5计算机使用总线结构便于增减外设，同时（ C ）。A. 减少了信息传输量 B. 提高了信息的传输速度C. 减少了信息传输线的条数 D. 增加了信息传输线的条数 6零地址运算指令在指令格式中不给出操作数地址， 它的操作数来自 （ C ）。A.立即数和栈顶 B 暂存器C.栈顶和次栈顶D 存储器7. CPU是指（B ）。A.控制器B.运算器和控制器C.运算器、控制器和主存 D .控制部件和执行部件？ 8.程序计数器的位数取决于（）。A.存储器的容量B机器

5、字长C指令字长D.寄存器字长9. 同步控制是（ B ）。A.只适用于CPU控制的方式B.由统一时序信号控制的方式C所有指令执行时间都相同的方式D .所有指令执行时间都不同的方式10. 微程序放在（ B ）中。A.存储器控制器中 B .控制存储器中 C .主存储器中 D .高速缓冲 存储器中11. 计算机硬件能直接执行的只有（ B ）。A .符号语言 B .机器语言 C .机器语言和汇编语言 D .汇编 语言12. 在 cache 的地址映射中， 若主存中的任意一块均可映射到 cache 内的任意一 块的位置上，则这种方法称为（ A ）。A .全相联映射 B .直接映射 C .组相联映射 D .

6、混合映 射13. 某计算机字长为32位，其存储容量为4GB若按双字编址，它的寻址范围 是（ B ）。A . 4G B . 0.5G C . 8G D . 2G14. 采用DM/方式传送数据时，每传送一个数据就要占用一个（ C ）时间。A.指令周期B.机器周期C存储周期D.总线周期？15.在（）控制的 I/O 信息交换方式下，外部设备是完全被动的。A. 程序查询方式B. 中断方式C. DM/方式D. 通道方式16. 主机与 I/O 设备传送数据时，采用（ A ），主机与设备是串行工作的。A、程序查询方式B、中断方式C DMA方式D都一样17冯诺依曼机工作的基本方式的特点是（ B ）。A、多指令流

7、单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址18. 在三种集中式控制方式中，独立请求方式响应时间最快，是以（ B ） 为代价的。A、增加处理机的开销B增加控制线数C增加处理机的开销和增加控制线数D以上都不对19. 设X为整数，X补=1, X1X2X3X4,满足（C ）时，X>-8成立。A X=0, %Xi至少有一个为1B、X=0, %兀任意C X=1, X2Xi至少有一个为1D X1=1, XXi任意20. 某计算机字长32位，其存储容量为 8MB若按字编址，它的寻址范围是 （ C ）。A、0-iMB、0-8MBC 、0-2MD、0-iMB21. 四片74181AL

8、U和一片74182CLA器件相配合，具有如下进位传送功能 （ B ）。A、行波进位B、组内先行进位，组间先行进位C组内先行进位，组间行波进位D 、组内行波进位，组间先行进位22. 如果浮点 数用补 码表示 ，则判 断下 列哪一项 的运算 结果 是规格化数 （ C ）。A、1.11000B、0.01110C、1.00010D、0.01010主存”结构的作用是解决（ D ）的问题B、主存与辅存速度不匹配D主存与CPU速度不匹配23. 在多级存储体系中，“cacheA、主存容量不足C、辅存与CPU速度不匹配2i. 中断向量地址是（ C ）。B、中断服务程序入口地址D中断返回地址）。C、PMD以上B

9、）。A、子程序入口地址C、中断服务程序入口地址的地址25. 不具有自同步能力的记录方式是（ AA、 NRZ1B、 MFM都不对 26寄存器间接寻址方式中，操作数处在（A.通用寄存器 B 主存单元 C程序计数器 D 堆栈27. 计算机操作的最小时间单位是（ A ）A. 时钟周期 B. 指令周期 C. CPU 周期 D. 微指令周期三、分析题：1. 为什么要把存储系统分成若干个不同的层次？主要有哪些层次？ 因为计算机应用领域的扩大， 需要执行和可执行的程序量日益增加， 需要处理的数据量也越来越大， 计算机要不断地从主存中取指令、 取数据和存放结果。 之所以引入多层次存储结构系统是为了平衡性能和价格

10、比。包括： 1、高速缓冲存储器。2、主存储器。3、辅助存储器。关系：增加高速缓冲存储器的目的是为了提高对主存储器的读取速度， 增加辅助存储器的目的是为了弥补主存储器的容量不足2. 试从五个方面说明程序中断方式和 DMA方式有何区别？中断方式DNA 方式数据传送程序硬件响应时间指令执行结束存取周期结束处理异常能不能中断请求传送数据后处理优先级低高？3. 分析中断系统的功能4. 现有1024X 1的存储芯片，若用它组成容量为16KX 8存储器。试求；（1）实现该存储器所需的芯片数量？ 128 片（2）若将这些芯片分装在若干块板上，每块板的容量为 4KX 8，该存储器所需 的地址线总位数是多少？其中

11、几位用于选板？几位用于选片？几位用作片内地址？ 16KX8=2A14X8，地址线为14根。4KX8容量的板，共需要 4块板子。则14根地址线 的最高2位用于板选（0011,第1块板子第4块板子），4K*8位=2人12*8位=12*1K*8 位，也就是在每块板子内需要 4*8 个芯片，而每 8 个芯片组成 8 位，也就是位扩展。也就是 说需要 4 组，则除了最高 2 位，剩余的 12 位中，有 2 位用于片选（ 00 11，第一组第 4 组）。也就是： 2 位用于板选， 2 位用于片选，剩余的 10 位用于片内地址选择。5. 串行传输和并行传输有何区别？各应用于什么场合？根据组成字符的各个二进制

12、位是否同时传输， 字符编码在信源 /信宿之间的传输分为并行传输和串行传 输两种方式。1、并行传输：字符编码的各位（比特）同时传输。特点：（1 ）传输速度快 :一位（比特）时间内可传输一个字符；（2 ）通信成本高 :每位传输要求一个单独的信道支持；因此如果一个字符包含8 个二进制位，则并行传输要求8个独立的信道的支持；（3 ）不支持长距离传输 :由于信道之间的电容感应，远距离传输时，可靠性较低。2、串行传输：将组成字符的各位串行地发往线路。特点：（1 ）传输速度较低，一次一位；（2）通信成本也较低，只需一个信道。（3）支持长距离传输，目前计算机网络中所用的传输方式均为串行传输。方式： 串行传输有

13、两种传输方式：1、同步传输2、异步传输? 6.某机主存容量为4M 16位，且存储字长等于指令字长，若该机的指令系 统具有97种操作。操作码位数固定，且具有直接、间接、立即、相对、变址、 基址六种寻址方式。求（1）立即数的范围（十进制表示）；（2） 次间址和多次间址的寻址范围；8. 某机有五个中断源，按中断响应的优先顺序由高到低为 LO, L1, L2, L3, L4, 现要求优先顺序改为L1, L3, LO, L4, L2,写出各中断源的屏蔽字。中 断 源蔽字01234L010101L111111L200100L310111L4001019.某机有五个中断源，按中断响应的优先顺序由高到低为L0

14、,L1,L2,L3,L4 ，现要求优先顺序改为L3,L1,L4,L0,L2，写出各中断源的屏蔽字。中断源屏蔽字0123 4L01 0 1 0 0L11 1 1 0 1L20 0 1 0 0L31 1 1 1 1L41 0 1 0 110.设某机有四个中断源 A B、C、D,其硬件排队优先次序为 D>A>C>B按下图 时间轴给出的四个中断的请求时刻， 画出CPU执行程序的轨迹。设每个断源的中 断服务程序时间均为20卩So程序D程序C程序B程序A程序1 1fl 1 1L I 1 J|1 1 1 1>5 10 15 2030405060708090” u St tttB DA

15、C? 11.设CPU内的部件有：PC IR、MAR MDR ACC ALU CU且采用非总线结构。请写出乘法指令MUL X( X为主存地址)在执行阶段所需的全部微操作。12. 以I/O设备的中断处理过程为例，说明一次程序中断的全过程。P19813. 设CPU内部的部件有：PC IR、MAR MDR ACC ALU CU且采用非总线结 构。写出加法指令ADD X(X为主存地址)在执行阶段所需的全部微操作。Ad(IR)->MAR;1->R;M(MAR)->MDR;(ACC)+(MDR)=ACC.? 14.设某机主存容量为4MB Cache容量为16KB每块包含8个字，每字32 位

16、，设计一个四路组相联映像(即 Cache每组内共有四个块)的Cache组织， 要求：(1) 画出主存地址字段中各段的位数。(2) 设Cache的初态为空，CPU依次从主存第0、1、2、99号单元读出100 个字(主存一次读出一个字)，并重复按此次序读8次，问命中率是多少？四、计算题1. 已知：X=-0.1110，Y=0.1101 用原码一位乘求：X Y原=? 1.10110110(3.四)2. 设主存容量为1MB Cache容量为16KB每字块有16个字，每字32位(1) 若Cache采用直接相联映像，求出主存地址字段中各段的位数。(2.四)(2) 若Cache采用四路组相联映像，求出主存地址

17、字段中各段的位数。3. 已知 A= 0.1011，B= -0.0101,求A+B补。4. 已知：两浮点数 x = 0.1101 X210，y = 0.1011 X2 01 求：x + y5. 已知 X = -0.01111,Y = +0.11001, 求X补,-X补,Y补，-Y补,X+Y=?6. 设机器字长为16位，浮点表示是，阶码5位，阶符1位，尾数9位（包括一 位符号位）。（1）最大浮点数为多少？ （ 2）最小浮点数为多少？7. 假设阶码3位，尾数取6位x = 1/16 2支，y = （-9/16） 24x求：x + y五、应用题1. 设CPU共有16根地址线，8根数据线，并用MREQ作为

18、访存控制信号（低电平有效），用WR乍为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1KX 4位RAM, 4KX 8位RAM, 2KX 8位ROM以及74138译码器和各种门电路，如图所示。（一）G1V7G2AYeG2BCBAYq74138译码器画出CPU与存储芯片的连接图，要求：1）主存地址空间分配：8000H 87FFH为系统程序区；8800H 8BFFH为用户程序 区。2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范 围。3）详细画出存储芯片的片选逻辑。2. 设CPU共有16根地址线，8根数据线，并用MREQ低电平有效）作访存控制 信号，R/W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：RO（ 2KX 8 位; 4K X 4 位; 8K X 8 位;）（三）RAM （1KX 4位； 2K X 8位；4K X 8位；）及74138译码器和其它门电