北京交通大学数字电子期末复习题

1、v1.0可编辑可修改3数字电子期末复习题.选择或填空题:1.同模拟信号相比，数字信号的特点是它的性。一个数字信号只有种取值，分别表示为2.3.4.5.A.连续，f2, 0, 1C.对偶T2, 0, 1B.数字T工2,D.离散 T2,已知有2个逻辑变量，它们能组成的最大项的个数为的任意2个最小项之积恒为逻辑函数0, 10, 12个逻辑变量D. 8F = AB+BC+ CD写成最小项之和时，其结果应为写成最大项之积时，其结果应为A.3,6,7,10,12,13,14,15；2,4,5,B.3,6,7,12,13,14,15；2,4,5,C.D.3,3,6,6,7,7,14,15；2,4,5,12,

2、13,14,15；2,8,9,用公式法将下列函数化简为最简与或式，选择正确答案。(1)(2)A.C.F1AB BD DCE DAABC D ABD BC D ABC BD BCCD E,ACD_ _ _B.CD E, A B C DA CDD.用卡诺图化简法，化简下列各式，选择正确答案。(1) F1(A,B,C,D) =2 (1,3,4,5,7,10,12,14)E,ACDAB D,B8,8,8,109,9,9,BCD101010(2) F2(A,B,C,D) =2 (0,2,5,6,7,8,9,10,11,14,15)一F2BCD AC AD;A. F1 ABC;f2 b cd Ac ad；

3、B. F1 Ab AC BC;F1 AB AC BC;C. _F2AB；F1ADBCDACD;F2ABDBD AB BC;D.6.电路如图所示，在电路中其它参数不变的条件下，仅 R减少时，三极管的饱和程;图中C的作用是度;仅R减少时，饱和程度A.减轻，减轻，去耦；B.加深，加深，加速；C.加深，不变，隔直；D.加深，减轻，加速；I is = mA ,高电平输电流，数值为7 .由TTL们组成的电路，如图所示。已知它们的输入短路电流入漏电流I汨=40(1 A。当A=B=1时，G的电流称为 O当A=0时，G的电流称为 电流，数值为A.拉，mA,灌，160 A;8 .灌，mA,拉,160 A;C.灌，

4、mA,拉,160 A;D.灌，mA,灌，80 科 A;v1.0可编辑可修改8.如图所示电路为TTL门电路，要想使F A,请选择正确答案。/ 趾1A.正确，错误，错误，错误，错误;B.正确，错误，正确，错误，错误;C.正确，正确，正确，错误，错误;D.正确，正确，正确，错误，正确;9.在如图所示的电路中，选出与下列逻辑式对应的逻辑图。Yi = (A + B) CY 2 = AB + BCY 3 = (A+B) + (B+C)Y 4 = A + BCY = A (B+C) +BCA. (b), (c), (a), (e), (d);B. (c), (b), (d), (a), (e)；C. (a)

5、, (e), (d), (c), (b);D. (c), (b), (a), (e), (d);v1.0可编辑可修改1410.如图为双四选一数据选择器构成的组合逻辑电路，输入变量为A,B,C,输出逻辑函数为F1,F2,其功能为 ，A.F1 = 2 41,2,4, 7), F 2 = 2 43,5,6,7),B. F1 = 2 <1,2,4, 7), FC. F1 = 2 <1,2,4, 7), FD. F1 = NQ,2,3 ,7), F2 = 2 代,5,6,7),2 = 2 43,5,6,7),2 = 2。3,6,7),全减器;11.由CMOS'构成的电路如图所式，请回

6、答C=0和C=1时，该电路分别属于组合电路，还是时序电路A. C=0时为组合电路,B. C=0时为时序电路,C. C=0时为组合电路,D. C=0时为时序电路,C=1时为时序电路;C=1时为组合电路;C=1时为组合电路;C=1时为时序电路;12.采用中规模继承加法计数器74LS161构成的电路如图所时，选择正确的答案。A.十进制加法计数器；B.十二进制加法计数器;C.八进制加法计数器；D.七进制加法计数器；13 .有6条地址线和8条数据线的存储器，有 个存储单元。A. 48B. 512C. 153614 . 8位D/A转换器，当输入数字量，在最高位为高电平时，输出电压为 5V,在最低位为高电平

7、时，则输出电压 。若输入时，则输出电压为A. 20 mV , V;B. 40 mV , V;C. 40 mV , ;D. 80 mV,;15.在下面3种类型的A/D转换器中，转换速度最高的是a ;转换速度最低的是 b ;转换精度最高的是b ;转换速度与转换经度均较高的是c 。A.并联比较型A/D转换器； B.双积分型A/D转换器；C.逐位逼近型A/D转换器；二.综合题1.如图为CMOS1路，R=100KQ，已知个输入波形 A,B,C如图所示，请画出输出F的波C=1 时，F=AB ; C=0 时，F=A 0 A2 .设计一个多功能组合逻辑电路，实现如表所示的逻辑功能，表中G,C0位功能选择输入信

8、号，A,B为输入变量，F为输出。(1)列出真值表，写出F的表达式(没有具体要求)；(2)用八选一数据选择器和门电路实现。C0C1F00A+B01AB10AB11A B功能表C0C1ABF000000001100101001110100001010011000111110000100111010110110110011101011100111110111001010010101A2=C1, A0=A,则：D0=1, D2=0, D3=B,D4=B,D5=B ,D6= 口，D7= B若用译码器(4-16 译码器)F= m(1,2,3,7,9,10,1214)3 .时序逻辑电路如图所示，触发器为维持

9、阻塞型D触发器，初态均为“ 0”。(1)画出在CP作用下，输出 Q,Q2和Z的波形;(2)分析Z与CP的关系;TLrLrLrLrLTL4 .图为555定时器和D触发器构成的电路，请问:(1) 555定时器构成的是哪种脉冲电路(2)画出Uc,U01,u 02的波形；(3)计算U01, U02的频率；(4)如果在555定时器的第5脚接入4V的电压源，则U01的频率将变为多少5 .如图可示为一个可变进制计数器，其中74LS138为3线-8线译码器，当Si=1且S2 S30,它进行译码操作，即当AAiAo从000到111变化时，Yi Y7依次被选中而输出低电平。T1153位四选一数据选择器。问：当M,N为不同输入时，可组成几种不同进制的计数器分别是几进制简述理由。6 .设计一个判断 4位二进制数 A3AA1A0状态的组合逻辑电路。A3、X、A、A0作为输入逻辑变量，F3、F2、F1、F0作为输出逻辑变量。要求用RO啾现F3、F2、R、闩，画出简化图。(1) 当能被5整除时，输出 R=1,否则，F0=0。(2) 当A3A2A1A0小于3时，输出F1=1,否则，F1=0。(3) 当A3AA1A0为偶数时，输出 F2=1,否则，F2=0。(4) 当A3A2A1A0中有偶数个1时，输出F3=1,否则，F3=0。