《数电》填空-选择-判断

1、数电填空-选择-判断第一章一、选择题1 .以下代码中为无权码的为 C 一。A. 8421BCD 码B. 2421BCD 码 C.余三码2 . 一位十六进制数可以用C _位二进制数来表示。A. 1B. 2C. 4D.163 .十进制数25用8421BCD码表示为一 BC 一。A.10 101B.0010 0101C.100101D.101014 .在一个8位的存储单元中，能够存储的最大无符号整数是 CD 一A. (256) 10 B. (127) 10 C. (FF) 16 D.(255) 105 .与十进制数(53.5) 10等值的数或代码为 ABCD _。A.(0101 0011. 0101

2、)8421bcdB.(35. 8)16 C.(110101. 1)2D.(65. 4)86 .与八进制数(47.3) 8等值的数为：ABA. (100111. 011)2 B.(27.6 )16 C.(27.3)16 D.(100111. 11)27 .与模拟电路相比，数字电路主要的优点有BCD _。A.容易设计 B.通用性强C.保密性好D.抗干扰能8 .当逻辑函数有n个变量时，共有 D一个变量取值组A. n B. 2n C.n2D.A D_o逻辑图D.C. (A D)(B D)D.B9 .逻辑函数的表示方法中具有唯一性的是A .真值表 B. 表达式 C.10 .F=Ab+BD+CDE+ aD

3、= ACA. AB DB. (A B)DD. (A D)(B D)11 .逻辑函数 F=A (A B)= A oA.B B.A C.a b12 . A+BC=CA .A+B B.A+C C.（A+B）（A+C） D.B+C13 .在何种输入情况下，“与非”运算的结果是逻辑0o _ DA .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是114、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关 萦为（B ）。A、逻辑加B、逻辑乘 C、逻辑非15、十进制数100对应的二进制数为（C ）。A、 1011110 B、 1100010 C、 1100100 D、 11000100 16、和

4、逻辑式而表示不同逻辑关系的逻辑式是（B ）17、数字电路中机器识别和常用的数制是（ A ）。A、二进制B、八进制C、十进制D、十六进制A、A BB、A?BC、A?BBD > ABA18、求一个逻辑函数F的对偶式，可将F中的（ACD ） 、A .二蝶或二+二十"换成耍"B、原变量换C换成“1'T餐成反变重）反变帚换成原变重“0”D、常数中“0” 19、n个变量函数的最小项是（C ）A、n个变量的积项）它包含全部n个变量B、n个变量的荷香，它包含n个变量C、每个变量都以原、反变量的形式出现，且仅出现 一次 D、N个变量的和项，它不包含全部变量 20、逻辑函数 F=

5、 （A+B） （A+C） （A+D） （A+E） = （ B ）A、AB+AC+AD+AEB、A+BCEDC、（A+BC） （A+DE）D、A+B+C+D21、表示最大的3位十进制数，需要（C ）位二进制数A 8 B 9 C 10 D 1122、完成下列数制之间的转换）(1) 101.1) 2= (29 10= ( 35.4) 8= (1D.8) 16(625) 25) 10= (111001.1012=(71.5 ) 8= ( 39.A ) 1637、完成下列数制与码制之间的蠢换(6(626) 10= (01111010 ) 余3码= (01000111 ) 8421码(25.25 )10

6、=(00100101.00120101)8421BCD =(00101011.00101011) 2421BCD= (31.2) 8二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。(对)3、8421BCD码、2421BCD码和余3码都属于有权码。(错4、二进制计数中各位的基是 2,不同数位的权是2的募。(对，曰3、黑勺最小巧都是各变且相与构成的，即n个变量的取彳、项含有n个自学。(对)4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。(错5、逻辑函数F=AB + AB+BC+BC已是最简与或表达式。(错6>1脂稣四化简时小将全部约束项都画入卡诺图，可得 到函数的最简形

7、式。(错)7、卡诺图中为1的方格均表示逻辑函数的一个最小项。(对)8、在逻辑运算中，“与”逻辑的符号级别最高。(错)9、标准与或式和最简与或式的概念相同。(对),'10>二极管和三幄售在数字电路中可工作在截止区、饱和区和放大区。(错)11、8421 码 1001 比 0001 大 。(对)12、数字电路中用“1”和“0”分别表示两种状态，二者无 大小之芬。(对)13.格雷码具有任何相邻码只有一位码元不同的特性。号羚 息胆I幅度鬻断续变化的信号是数字信号，语音信三、毒,题口开°曰1. 数字信号的特点是在 时间上和 幅值上都是断续变化的，其高电平和低电平常用1 _和_ 0来

8、表示。2. 分析数字电路的主要工具是迹幅弋数一数字电路又称作 逻辑电路_o3. 在数字电路中，常用的计数制除十进制外，还有4. (10110010 1011) 2=( 262.54 )8=( B2.B )165. (35.4)8=(11101.1)2=(29.5 )10=( 1D.8 )16=( 0010 1001.0100)8421bcd6. (39.75)10=(100111.11)2=( 47.6)8=( 27.C)167. (5E. C)16=(1011110.11 )2=(136.6)8=( 94.75 )10= (1001 0100.01110101 )8421BCD8. ( 01

9、11 1000)8421BCD = (1001110)2=( 116 )8=( 78 )10=( 4E )1610 .逻辑代数又称为布尔 代数。最基本的逻辑关系有与、或、非三种。常用的几种导出的逻辑运算为 与非 或 非 与或非 同或 异或。11 .逻盍函数看四种篆示方法，它们分别是 篁值 表、逻辑图 、逻辑表达式 和卡诺图12 .逻辑代数中与普通代数相似的定律有 交换律 分配 律结合律。摩根定律又称为反演定律。13 .逻辑代数的三个重要规则是代入规则对偶规则反演规则。14 .逻辑函数F=+B+CD的反函数= AB (C+D)。15 .逻辑函数F=A ( B+C ) - 1的对偶函数是 A+BC

10、+0 。16 .添加项公式 AB+入C+BC=AB+ AC的对偶式为(A+B) (A+C) (B+C) = (A+B)(入+C)17 .逻辑函数 F=abcd+a+b+C+D=118 .逻辑函数 F=aB Ab AB ab =019 .已知某函数的对偶式为AB+CD BC,则它的原函数为A B ?(C D )?( B C ) o20 .己知某组合电路的输入 A B与输出Y的波形关系如下，则Y和A、B的逻辑关系是AAUU1JLmm01-121 .逻辑函数F (A,B,C,)的卡诺图如图1 1所示，则该 函数标准与或式F(A,B,C,)=m(0，2,5,7)和最简与或表达式F(A,B,C,)= A

11、C+AC,最简与非一与非表达式为F =AC?记,最简或与表达式为F=(a+C )(A +C),最简或非或非表达式为F = (A C) (A C);并在最简与或表达式 的基础上分别用反演规则和对偶规则直接写出F = (A+C)(A+C)和 F = (A+C) (A+C)。22、在正逻辑的约定下，“1”表示上电平，“0”表示上 电平。金3_码和>23、8421 BCD码禾口 2421 码是有权码;雷码是无权码。关系：所以数字 口蒯信给岬为最基本的关系是与逻辑、端飞就卷南花或逻辑和4E逻辑第二章一、选择题1.三态门输出高阻状态时，ABD一是正确的说法。A.用电压表测量指针不动 B.相当于悬空C

12、.电压不高不低D.测量电阻指针不动5 . TTL电路在正逻辑系统中，以下各种输入中 ABC相当 于输入逻辑“ 1”。A.悬空 B.通过电阻2.7k Q接电源C.通过电阻2.7k Q接地D.通过电阻510Q接地6 .对于TTL与非门闲置输入端的处理，可以 ABD 。A.接电源 B.通过电阻3kQ接电源 C.接地D.与有用输入端并联7、具有“有1出0、全0出1”功能的逻辑门是（B ）。A、_县非门B、或非门C、异或门 D、8;政企类型的集成逻辑门相比较，其中（ B ）型的抗 干扰能力更强。A、TTL集成逻辑门B、CMOS集成逻辑门9、CMOS电路的电源电压范围较大，约在（ B ）。A、 5V+5V

13、B、318VC、515VD、10、+ 5VA、三态门B、TTL与非门C、OC门11二个陷输入端的门电路，当输入为1 0时，输出不是1 的门电路为（C ）。A、与非门 B、或门 C、或非门D、异或二、判断正误题人壬* E人入住过蔓憾瓮中得到了广泛的应用，其中一 个重要用途是构成薮器总线。1、a所有的集成逻辑门，其输入端子均为两个或两个以上。（错）2、根据逻辑功能可知，异或门的反是同或门（对）4、逻辑门电路是数字逻辑电路中的最基本单元（对）2、TTL和CMOS两种集成电路与非门，其闲置输入端都可 以烹仝处理。（藉）6、？4LS系列产品是TTL集成电路的主流，应用最为广泛。（对）7、r TTL与非门

14、的多余输入端可以接固定高电平2.须与“有Q出,1、拿1也0：、的口电|隈、上韭X县营 有1出0出0 功能的门电路是或门；实际中集成 与非刀奥甫的塞芳普遍。11基本富臂TM%趣即制上吊壹 也门、与或非门、异或门和同或门。之小外界干扰较小时/jtl giLJTWm肺入期可以 悬空 瓜理；TTL 或非 门不使用的闲置输入端应与 一 相接；CMOS门输入端口为“与”逻辑关系时，闲置的输 入端应接上电平，具有“或”逻辑端口的CMOS门多余 的输入端应接低电平；即CMOS门的闲置输入端不允F图248冬 试m出图2.48所示数字电路的逻辑函数表达式，并判断 其功能。AB解：电路的逻辑函数表达式为:AB000

15、0010110101111CF0010001100110111F AB?AC?BC AB AC BC输入变量中有两个或两个以上为i时，输出才为1因 此电路功能为多数表决器电路。第三章、选择题1 .若在编码器中有50个编码对象，则要求输出二进制代 宿位数为.B位。A.5B.6C.10D.502 .一个16选一的数据选择器，其地址输入（选择控制输入） 端有C 一个。A.1B.2C.4D.163 .四选一数据选择器的数据输出 Y与数据输入Xi和地址码Ai 之间的逻辑表达式为Y=A 。A A1A0X0A1A0X1A1A0X2A1A0X3BA1A0X0CA1A0X1DAiA0X34 .二个8选一数据选择

16、器的数据输入端有 E 个A.1B.2C.3D.4E.85 .在下列逻辑电路中，不是组合逻辑电路的有D oA.译码器 B. 编码器 C. 全加器 D.寄存7.以下电路中，加以适当辅助门电路， B .适于实现单 输出组合逻辑电路。A.二进制译码器B.数据选择器 C.数值比较器D.七段显示译码器8,用四选一数据选择器实现函数 Y=i生祖，应使A o A.Do=D>=05 Di=C3=1B.D 0=D2=1, Di=C3=0C.DO=D=0, C2=C3=1D.D 0=D = 1, C2=C3=09.用三线-八线译码器74LS138和辅助门电路实现逻辑函数 Y=A2 AA1）应 AB 。A.用与

17、非门，Y=YOYIY4Y5Y6Y7 b. 用与门，丫=碇C.用或门）Y=Y2 Y3D. 用或 l1 Y=Y0 Y1 Y4 Y5 Y6 Y710、下列各型号中属于优先编码器是（ C ）。A、 74LS85 B、 74LS138 C、 74LS148 D、74LS4812、八输入端的编码器按二进制数编码时，输出端的个数是（B ）。A、2个B、3个C、4个D、8个13、四输入的译码器，其输出端最多为（ D ）。A、4 个B、8 个C、10D、16 个14、当74LS148的输入端I0I7按顺序输入11011101 寸，输出丫为（ C ） oA、101B、010 C、001D、11015、译码器的输入

18、量是（A ）。A、二进制 B、八进制 C、十进制 D、十六抵制16、编码器的输出量是（A ）。A、二进制 B、八进制 C、十进制 D、十六排制17、组合逻辑电路一般由（A ）组合而成A、门电路B、触发器 C、计数器 D、寄存器18、以下哪个编码不能是二一十进制译码器的输入编码（B ）A 0000 B 1010 C 1001 D 001119、8线一3线优先编码器的输入为I017 ,当优先级别 最高的17有效时，其输出Y2?*?%的值是（ C ）。A. 111 B. 010C. 000 D. 10120、十六路数据选择器的地址输入（选择控制）端有（C ）A. 16B.2_ C.4D.821、已知

19、74LS138译码器的输入三个使能端（E1二1, E2A =E2B=0）时，地址码 A2A1A0=011,则输出 丫7Y0是 （C ）。A. 11111101 B. 10111111C. 11110111D. 11111111二、判断题：1、组合逻辑电路的输出只取决于输入信号的现态 （对）2、3线一8线译码器电路是三一八进制译码器 （错）、3、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的 设计。（对）4、/编码电路的输入量一定是人们熟悉的十进制数 （错）5、74LS138集成芯片可以实现任意变量的逻辑函数。（错6、合逻辑电路中的每一个门实际上都是一个存储单元。（错）7、火共阴极结构的显示器

20、需要低电平驱动才能显示 （错）上8、只有最何的输入、输出关系，才能获得结构最简的逻辑 电路。（对）1、,总将蒙秋特定位息转换感机用用另3级盒理用监,八称之为 编码器踞制数码转换成人们熟悉的十排制或某种特定信息的:进.制数码的一 二进组合e逻辑电路.称为 IW电路译码器译码器；74LS85是常用的组2、7C17其中任意一路挑选出需要将也叫诙,多路'开关来扈路， 3、74LS147是_10一线一_4穴线的集成优先编码器；74LS148芯片是_8_线一_3_线的集成优先编码器4、两片集成译码器74LS138芯片级联可构成一个4线16 线译码器。5、组合逻辑电路的逻辑特点是，任意时刻的输出状态

21、仅取决于 该时刻的当前输入状态，而与信号作用前的电路 无头。6、BCDE段译码器输入的是 4 位 二进制 码。输出端有j 个。74LS138是3线一8线译码器，译码为输出低电平有效，若 输入为 A2AiA0=110时）输出 Y7Y6Y5Y4Y3Y2获 应 为10111111第四章一、选择题1 .N个触发器可以构成能寄存 B位二进制数码的寄A.2 N B. N C. 2 N 1 D. 2N2 .在下列触发器中，有约束条件的是C _。A.主从 JK F/F B.主从 D F/F C. 同步 RSF/F D.边沿D F/F3 . 一个触发器可记录一位二进制代码，它有C 个稳态A.0B.1C.2D.3

22、E.44 .存储8位二进制信息要D 一个触发器。A.2B.3C.4D.85 .对于T触发器，若原态篁=0,欲使新态Q+1=1,应使 输入T= BD 。A.0B.1 C.Q D.Q6 .对于T触发器，若原态篁=1,欲使新态Q+1=1,应使 输入T=AC oA.0B.1C.QD.Q7 .对于D触发器，欲使Qn+1=Q,应使输入D=C oA.0B.1C.QD.Q8 .对于JK触发器，若J=K,则可完成_C _触发器的逻 辑功能。A.RS B.D C.T D.T/9 .欲使JK触发器按篁+1=0工作，可使JK触发器的输 入端 _ABDEOA.J=K=0 B.J=Q,K= Q C.J= Q,K=Q D.

23、J=Q,K=0E.J=0,K=Q10 .欲使JK触发器按Q+1=Qn工作，可使JK触发器的输 入端_ACA.J=K=1 B.J=Q,K= Q C.J= Q,K=Q D.J=Q,K=1 E.J=1,K=Q11 .欲使JK触发器按Q+1=0工作，可使JK触发器的输 入端_BCD_。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1E.J=K=112 .欲使JK触发器按Q+1=1工作，可使JK触发器的输 入端BCE 。A.J=K=1 B.J=1,K=0 C.J=K= Q D.J=K=0E.J=Q,K=013 .欲使D触发器按Q+1=Qn工作，应使输入D= D oA.0B.1

24、C.Q D.Q15 .下列触发器中，没有约束条件的是 D oA.基本RS触发器B.主从RS触发器C.同步RS触发器 D.边沿D触发器17.为实现将JK触发器转换为D触发器，应使A _。A.J=D,K=D B. K=D,J= D C.J=K=D D.J=K= D18、仅具有置“0”和置“1”功能的触发器是（C ）。A、基本RS触发器B、钟控RS触发器 C、D触卷链_JJk JK触发器19、由，与非门组成的基本 RS触发器不允许输入的变量组 合s尺为（A ）。A、00B、01C、10D、1120、同步RS触发器的特征方程是（ D ）A、Qn 1 R QnB、Qn 1 S QnC、 Qn 1 R S

25、QnD、 Q n 1 S RQ n21、仅具有保持和翻转功能的触发器是（ B ）。口A、JK7f侬耨B、T触发器 C、D触发器 D、T，触发器22二触发器由门电路构成，但它不同门电路功能，主要特点是具有C c二 八 A、翻转功能B、保持功能 C、记忆功能 D、置0置1功能23、TTL集成触发器直接置0端RD和直接置1端Sd在触发 器正常工作时应（CA、Rd=1 Sd=0B、RD=0, Sd=1C、保持高电平“1”D、保持低电平“ 0"24、按触发器触发方式的不同，双稳态触发器可分为（C ）,A展局也平触发和低电平触发B、上升沿触发和下降沿触发»jCl电平触发或边沿触发 时钟

26、触发D、输入触发或25、按逻辑功能的不同，双稳态触发器可分为（ D ）。A、RS、JK、D、TB、主从型和维持阻塞型 C、TTL型和MOS型D、上述均包括2§、为避免“空翻”现象，应采用（ B ）方式的触发 器。上，A、主从触发B、边沿触发C、电平触发10、为防止“空翻”维持阻塞A、TTL,应采用（C ）结构的触发器。B、MOSC、主从或27、JK触发器要时钟信号的作用下，要使Qn1 Qn,以下输入端连线不能为（C ）A J=K=0B J=Q, k q CJ=K=QD J=Q,K=028、下列触发器中有约束条件的是（ A ）A、基本RS触发器 B、边沿D触发器C、主从JK触发器 D、

27、T触发器二、判断题J、仅具有保持和翻转功能的触发器是RS触发器。（错）2、基本的RS触发器具有“空翻”现象。（错）3、同步的RS触发器的约束条件是：R + S=0。（错）4、JK触发器的特征方程是：Qn1 jQn KQn。（错）5、D触发器的输出总是跟随其输入的变化而变化。（对）6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。（对 ）_ 7、主从型JK触发器的从触发器开启时刻在 CP下降沿到来时。（对 ）8、触发器和逻辑门一样）输出取决于输入现态。（错）9、维持阻塞D触发器状态变化在 CP下降沿到来时。（错）三、填空题1 .触发器有一2 个稳态，存储8位二进制信息要一8 个 触发

28、器。2 .二个基本RS触发器在正常工作时:它的约束条件是 R+S = 1,则它不允许输入S= 0且_R=0的信号。3 .触发器有两个互补的输出端 Q Q,定义触发器的1状 态为 Q=1 Q=0 , 0状态为Q=0 Q=1,可见触发器的 状态指的是Q_端的状态。4 . 一个基本RS触发器在正常工作时，不允许输入 R=S=1 的信号，因此它的约束条件是 _RS=0_。5 .在一个CP脉冲作用下，引起触发器两次或多次翻转的 现象称为触发器的空翻，触发方式为 主从式 _式或 边沿式 式的触发器不会出现这种现象6、两个与非门构成的基本RS触发器的功能有 置0、置路中不允许两个输入端同时为17、壬二 否则

29、落出现逻翻混乱二通常虺C£燃物网即发蜀争达蒯转的现1嘛为“ 室蒯 有这种现象的触发舞是，钟口的RS触发器,此 类篇援器的工作属于 电平 触发方式。a JK触发器县有 胃0日j 七1保持却、翻转四种功能Q欲使JK罪发器实顼Tq- Qn的功苗:则输入喘J 应接高电平1 , K应接高电平1。10、D触发器的输入端子有 1 个.具有 置0 和置 的功能。您学器蜜繇督常露用时序翻护尊茨瑞整12'组0淳辑书路啊ii杰第元是门申I路，时序逻辑电路g勺算本的兀是 触发命 。13> JK般发号#J次态方程为Qn+1=j Qn'+K' Qn ; D触发器的次态万程为_Qn+

30、1= D_o1，醴窥航四个互非虺俞出端 Q和相，闯梨瞧«=1，Q=0 时为触缓器的 1状态;Q=0, Q=1时为触发雷的 0状 态。Qn 1 JQn KQn15、两个与非门组成电基本口 RS触发器，正常工作时，不 允许R S 0 一,其特征万程为_Qn1 S RQn-约束条件为R S 1 八161同步RS触发器，在正常工作时，不允许输入端R=S= 1 )其特征方程为 Qn1 S RQn (CP D_)约束条件为SR=0 q17北把JK岫卷猾口两个蒯人躺子屋在一 1g蚱为二个输入” 就构成了 T输发器.T2麦鬻五看茴丁/曲籥是 尿持 未口 翻转 。18匚环/ T 一触落期但输1”就构成

31、了 T触发器，这种 触发器仅真有空力弱功能。第五章一、选择题1 .下列逻辑电路中为时序逻辑电路的是CA.变量译码器B.加法器 C.数码寄存器 D.数据 选择器2 . N个触发器可以构成最大计数长度（进制数）为 D 的 计数器。A.N B.2N C.N2D.2N3 . N个触发器可以构成能寄存B一位二进制数码的寄存A.N-1 B.N C.N+1 D.2N4 .同步时序电路和异步时序电路比较，其差异在于后者B 。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳 定状态D.输出只与内部状态有关5 . 一位8421BCD马计数器至少需要B 一个触发器。A.3B.4C.5D.106 .欲设计0, 1, 2, 3, 4, 5, 6, 7这几个数的计数器，如 果设计合理，采用同步二进制计数器，最少应使用B级触发器。A.2B.3C.4D.87 . 3位移位寄存器，串行输入时经_ C 一个脉冲后，3位数 码全部移入寄存器中。A.1B.2C.3D.48 .用二进制计数器从0做加法计数，计到十进制数178, 则最少需要_D_个触发器。A.2B.6C.7D.8E.109 .若用JK触发器来实现特性方程为Qn1汨ab,则JK端的 方程为AB。A.J=AB, K=。 B.J=AB , K=aB C.J= 口， K=AB D.J=aB, K=AB10 .若四位同步二进制加法计数器的