3组合逻辑电路习题解答(2)

1、，有些题答案错了1II ）自我检测题有关，与以前的输入1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 信号 无关 。2. 在组合逻辑电路中，当输入信号改变状态时， 输出端可能出现瞬间干扰窄脉冲的现 象称为竞争冒险。3. 8线一3线优先编码器74LS148的优先编码顺序是 匚、k、I?、匚，输出为 丫2 Y1Yo O输入输出均为低电平有效。当输入1776171?为时，输出丫2丫1丫0为010 o4.3线一8线译码器74HC138处于译码状态时，当输入A2AiAo=OO1时，输出丫7丫。=_。数据分配器 。5 实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫6. 根据需要选择一路信

2、号送到公共数据线上的电路叫数据选择器。7. 一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y（a>B）、Y（a= b）和Y（avb）,则Y（a>b）的逻辑表达式为 AB o全加口器 。（V,x ）&能完成两个一位二进制数相加，并考虑到低位进位的器件称为9多位加法器采用超前进位的目的是简化电路结构乞_10.组合逻辑电路中的冒险是由于 引起的。A .电路未达到最简B .电路有多个输出C .电路中的时延11用取样法消除两级 考虑的？A .在输出级加正取样脉冲C 在输出级加负取样脉冲D 逻辑门类型不同与非门电路中可能出现的冒险，以下说法哪一种

3、是正确并优先B .在输入级加正取样脉冲D.在输入级加负取样脉冲门。12 .当二输入 与非门输入为 变化时，输出可能有竞争冒险。A . 01710B. 00710C . 1071113 .译码器74HC138的使能端E1e7e3取值为时，A . 011B. 10014 .数据分配器和 A .加法器15 .在二进制译码器中，C. 101D. 010.有着相同的基本电路结构形式。B.编码器若输入有A. 2B . 416 .比较两位二进制数C . 8A=A 1A0 和A . FAiBiD . 117 01处于允许译码状态。C.数据选择器 4位代码，则输出有D . 16B=B1B0，当B. F A Ao

4、D 译码器个信号。A > B时输出F=1，则F表达式是BiB0C . F A1B1 At B1A0 B0D . F A1B117 .集成4位数值比较器74LS85级联输入Ia< b、 相等的4位数据时，输出 Fa<b、Fa=b、Fa>b分别为A . 010B. 001C . 10018 .实现两个四位二进制数相乘的组合电路，应有A .8B . 9C . 1019 .设计一个四位二进制码的奇偶位发生器AoB0Ia=b、Ia >b分别接001，当输入二个 OD . 011个输出函数。D . 11（假定采用偶检验码），需要个异或20 .在图T3.20中，能实现函数 F

5、ABbC的电路为+5V141312 id 109 I 8T1F(a)A .电路(a)AFBCCAoY0B A1Y1A A2丫2丫3丫41 E1丫50 TE2丫60 TE3丫7o74LS13817(c)Y0电路（b）(b)图 T3.20C .电路（c)D.都不是1 .分析图P3.1所示组合逻辑电路的功能, 并说明电路的逻辑功能。要求写出与-或逻辑表达式，列出其真值表,图 P3.1解: CO=AB+BC+ACS ABC (AB C)CO ABC (A B C) AB BC ACABC(A B OABBCACABCAAB BC AC BAB BC AC CAB BC ACABCAB BCC BAC

6、AC CAB BAABCABC ABC ABC真值表ABCSCOABCSCO0000010010001101010101010110010110111111电路功能:一位全加器，A、B为两个加数，C为来自低位的进位（似乎错了），S是相加的和，CO是进位。2.已知逻辑电路如图 P3.2所示，试分析其逻辑功能。解:Pi图 P3.2F(1)逻辑表达式ABC ,P2 B片 BABC , P3 A片 AABC , P4 Cp CABCP2P3P4AbC(a (A BA BC(2)真值表B ABC AABC CABC BABC AABC CABCB C)C)( A B C)ABC ABC ABC ABC

7、AB CABCFABCF0 0 001 0 010 0 111 0 110 1 011 1 010 1 111 1 10(3)功能从真值表看出，ABC=000或ABC=111时，F=0，而A、B、C取值不完全相同时， 故这种电路称为“不一致”电路。3.试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个11 ,(1)时输出为解:ABCFABCF0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11否则输出为0。真值表(2)ABC ABC ABC ABC ABC ABC ABC ABC (无法用卡诺图化简)逻辑图F=1。AA2A1AoFA

8、3A2A1AoFOooo11ooooOoo111oo1oOo1o11o1ooOo1111o11oO1oo111oo1O1o1111o11O11o1111o1O11111111o(3)电路图4. 4位无符号二进制数 A ( A3A2AiAo),请设计一个组合逻辑电路实现：当0W A< 8或12< A< 15时，F输出1,否则，F输出O。解：(1 )真值表：(2)表达式F AA2 AiA2 AoAiAo&> 1F(4)如果要求用 与非门实现，则:F AA2 AiA2 AA3AAiAoA3A2 A AoA3A2AAo逻辑图:F5.约翰和简妮夫妇有两个孩子乔和苏，全家外

9、出吃饭一般要么去汉堡店，要么去 炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简 妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑 电路实现上述表决电路。解：(1)逻辑定义：A、B、C、D分别代表约翰、简妮、乔和苏。F=1表示去炸鸡店,F=0表示去汉堡店。(3)用卡诺图化简A T &BF(2)真值表ABCDFABCDF00000100000001010010001001010000110101110100011001010101101101100111010111111111(4)逻辑图000000n0<111)000000

10、11110FABCD 00 01 11 10F=AB+ACD+BCDX、丫、BI的差，即6.试设计一个全减器组合逻辑电路。全减器是可以计算三个数D=X-Y-CI。当X< Y+BI时，借位输出 BO置位。解：设被减数为X,减数为Y,从低位来的借位为 BI,则1位全减器的真值表如图(a)所示，其中D为全减差，BO为向高位发出的借位输出。(1) 真值表XYBlDBOXYBlDBO0000010010001111010001011110000110111111由卡诺图得0©0©0©001D Y B|X 00 01 11 1001)100丄001BO Y BlX 00

11、 01 11 10电路图DB0Bo YBiBiX BIXY7.设计组合逻辑电路，将 4位无符号二进制数转换成格雷码。 解：（1）列出4位二进制码7 4位格雷码的转换真值表，如表所示。输入输出输入输出B3B2B1B0G3G2G1GoB3B2B1BoG3G2G1Go0110011101011111111001010110110100111000（2 ）根据真值表分别画出输出变量G3,简后，得G2,Gi,Go的卡诺图，如图4.1.2-12所示。化G3 B3， G 2B3B2，Bi ,G0BiBoG2、B1B0B3B2、0000000111)0000(11101111000 01 11 100001G

12、1 B200F1丿厂100I1V0000严10110111100000010101010000011110G0 审1B0 00 01 11 1010&请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门， 在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（1 ）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；（3 ）当三个门开关都接通时，灯亮。解：设东门开关为 A，南门开关为B，西门开关为C。开关闭合为1，开关断开为0。 灯为Z,等暗为0,灯亮为1。根据题意列真值表如下：ABCZABCZ0 0

13、 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11（2）画出卡诺图如图所示。00©0©001z BCa00011110(3)根据卡诺图，可得到该逻辑电路的函数表达式：Z AbC ABC ABC ABC A(3) 根据逻辑函数表达式，可画出逻辑电路图如图所示。A、B、C、D 是 8421BCD 编码。要求用最少的 与非门实现。(设9设计一个能被2或3整除的逻辑电路，其中被除数 规定能整除时，输出L为高电平，否则，输出L为低电平。 0能被任何数整除)解：(1)真值表ABCDLABCDL000011000100010100110010110

14、10X001111011X010011100X010101101X011011110X011101111X(2)用卡诺图化简001】0100r1/XXXXI1丿1s1 X0111100001 I 1110LA BC D A Bc DAbcd(3)逻辑图10.如图水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：间，为正常状态，亮绿灯 G;水面在B、C间或在A以上为异常状态，点亮黄灯P3.10所示为一工业用水容器示意图,图中虚线表示水位,A、B、C电极被 水面在A、B丫；面在C以下为危险状态，点亮红灯R。要求写出设计过程。图 P3.10000(lLXXX0X1G AB AB00

15、 01 11 10000X(X1X100 01 11 10Y BC A BC A100X0R C解：(1)真值表ABCGYRABCGYR0 0 00 0 11 0 0XXX0 0 10 1 01 0 1XXX0 1 0XXX1 1 0XXX0(2)卡诺图化简(3)逻辑图11.试用卡诺图法判断逻辑函数式(0, 1 , 4, 5, 12, 13, 14, 15)与非门构成相应的电Y (A, B, C, D) =Em是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用 路。解：卡诺图如图(a)所示。最简逻辑函数式为：Y Ac AB此函数存在逻辑险象。只要如图所示增加冗余项BC即可，逻辑式变为:Y

16、 AC AB BCAC AB BC用与非门构成的相应电路如图(b)所示。(a)2&& .ABBCC(b)12.已知 丫(A,B,C,D)m(0,3,7,8,9,10,11,12,13)d(1,2,14),求丫的无竞争冒险的最简与-或式。解：卡诺图如图所示:Y AC B D ACDABC00、X000110X10e01111000 01 11/上式中ABC为冗余项，以消除竞争冒险。13. 某一组合电路如图 P3.13所示，输入变量(A, B, D)的取值不可能发生(0, 1, 0)的输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。IIrrICABD图 P3.

17、13解：解法1:从逻辑图得到以下表达式:F ABC BC D AC根据表达式得到卡诺图:K111001000000I100011110FCDA代 00011110但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点位置增加一个乘积项，得 F ABCBC D AC ACD ABD进一步分析，当 ACD = OOO时,F B B，由于输入变量（A，B，D）的取值不可能发生（0, 1, 0）的输入组合，因此,ACD=000时，B必然为0,不会产生竞争冒险。因此，ACD这一项不需要增加，只需要增加ABD。电路图为:r1rrrDABCF解法二：如果逻辑表达式在某种取值下，出现FDD

18、，就有可能出现竞争冒险。根据逻辑表达式FABCBC D AC , F AA和F D D不会出现。当A=C=D=0，出现B，但由于输入变量（A，B，D）的取值不可能发生（0，1，0）的输入组合，因此,当 ACD=000时，B必然为0,因此也不会产生竞争冒险。处于工作状态的译码器C、D应输入的状态CDABY0丫11丫！丫1300011011表 P3.14-2只有当A=B=1, D=0，出现F C C ,存在竞争冒险问题，加冗余项ABD可消除竞争冒险。14. 电路如图P3.14所示，图中均为2线一4线译码器。（1） 欲分别使译码器-处于工作状态，对应的 C、D应输入何种状态（填表P3.12-1）;（

19、2） 试分析当译码器工作时，请对应A、B的状态写出Y3的状态（填表P3.12-2）;（3）说明图P3.14的逻辑功能。表 P3.14-1丫10 Y1 Y2 丫13丫20 丫21 丫22 丫23丫30 丫31丫32 丫33丫40 丫4； 丫42 丫43CDA B图 P3.14处于工作状态的译码器C、D应输入的状态CD00011011解:ABY?石000111011011101101111110逻辑功能：由74LS139构成的4线一16线译码器15.图P3.15所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。 试列出此译码电路每个输出对应的地址，要求输入地址A7A6A5A4A

20、3A2A1A0用十六进制表示。Ao A1 A2A 0A1A 2A3A4A5A6AE1E2E3YoY1Y2Y3Y4Y5Y6Y7图 P3.15解：由图可见，74HC138的功能扩展输入端必须满足E1= 1、E2 E3 0才能正常译码，因此 E1= A3= 1； E2A4A5，即 A4= 1, A5= 1 ； E3A6A70，即 A6= 0 , A7= 0。所以，该地址译码器的译码地址范围为A7A6A5A4A3A2A1A0 = 00111A2A1A0= 0011100000111111，用十六进制表示即为 38H3FH。输入、输出真值表如表1所示。表1地址译码器的真值表LC A0Y0BA1Y1AA2

21、丫2丫3丫41E1丫50=E2丫60TE3丫7图 P3.16解：由图（a）写出逻辑函数并化简，得(ABC ABC ABC ABC) D (ABC ABCABC ABC) DL丫0丫2丫4丫6丫0 丫2 丫4 丫6ABC ABC ABC ABC C17 试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD中有偶数个1时输出为1，否则为0。（ ABCD为0000时视作偶数个1）。解: F ABCD ABCD ABCD ABCD ABCD ABCD ABC D ABCDABCD ABCD ABCDABC D ABCD ABCD ABC D ABCD(ABC

22、ABC ABC ABC D(ABC ABC ABC ABC D(ABC ABC ABC ABC)(ABCABC ABC ABC连接图F18.用一个8线-3线优先编码器 74HC148和一个3线-8线译码器74HC138实现3位格雷码7 3位二进制的转换。解：根据下表可得到连线图:G2G1GoY1B2B1B0000m07b000001m17k001011m37b010010m27u011110m67b100111m77b101101m57h110100m47111BoBiB2Z的最简与-或表达式。19 .根据图P3.19所示4选1数据选择器，写出输出解：z Ab ABC ab abc b Ac

23、acP3.20所示，试写出输出20 .由4选1数据选择器和门电路构成的组合逻辑电路如图E的最简逻辑函数表达式。解：E AbCd AbCd ABCD ABC DAC CDzBAoYraA174LS153 (1/2)EDoD1D2D3L1i-4J1CC图 P3.19P3.21所示,21 .由4选1数据选择器构成的组合逻辑电路如图 示输入信号作用下，L的输出波形。请画出在图P 3.21所A0A174LS153 (1/2)Do D1 D2 D3ABp I' rru h I ”I I FCL图 P3.211解：4选1数据选择器的逻辑表达式为:丫A1A0D0A A0D1A1 Ao D2A1A0 D

24、 3将 A1=A,A0=B， D0=1， D1=C， D2C， D3 = C代入得ABC22.已知用8选1数据选择器74LS151构成的逻辑电路如图 P3.22所示，请写出输出 L的逻辑函数表达式，并将它化成最简与-或表达式。F irAo丫 丫A174LS151A2E Do D1 D2 D3 D4 D5 D6 D7L011110ACB图 P3.22解：（1）写出逻辑函数表达式:L ABC ABC ABCABC ABC(2)用卡诺图化简01011丿00J100 01 11 10L C AB23 .用一个8选1数据选择器74LS151和非门实现:(A BC)(A C BF)(BC AD)(AC B

25、F)解:E(ABCAC BF BCA DACB F)E(moF24.E(m1 m4m4 F m6 F m7m3 D m7 Dm2 m0F m2 F)m1 m2m3 D m4m6 Fm7)AoA1A274LS151E Do D1 D2 D3 D4 D5 D6 D7图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。图 P3.240 Q P M N解；Z (NMQ nMq)P (NMq NMQ) PNMQ P NMQ P NMQ P NMQ PNQP N QP25.用二个4选1数据选择器实现函数 L,允许使用反相器。L E ABCDE A BC

26、DE ABCDE ABDEF BCEBCE解：L E ABCDE ABCDE ABODE ABDEFB E BE BE( ACD ACD AC D ADF) BECB E BE (ADC ADC ADC ADF) BE BEC电路图26.个组合逻辑电路有两个控制信号 (1)C1和C2,要求:C2Ci=00 时,C2C1=01 时,ABAYYA0EA0A14 选 1MUXBA14 选 1MUXE Do D1 D2 D3LEDo D1 D2 D3L1CC C C FD A riC2Cl = 10 时,(4) C2Ci=11 时，F AB试设计符合上述要求的逻辑电路(器件不限) 解：方法一：真值表7

27、卡诺图化简7逻辑图 真值表卡诺图化简FC000001(1u0u11000010©00000 01 11 10逻辑图F C2C1 A C2 AB C2 AB C2C1 AB C2C1 ABF方法二：利用数据选择器和少量门电路实现27.试用4选1数据选择器ACcdBCD。解:FAc cdBC DF74LS153 ( 1/2 )和最少量的 与非门实现逻辑函数Ac（d d） cdbCdAC DACD cd BC D AB cd ACDCD CD 0令 Ai=C，Ao=D， Do AB ， D1 A ， D2=1， D3=O28. P ( P2P1P0)和Q (Q2Q1Q0)为两个三位无符号二

28、进制数，试用一个74LS138和一个74LS151和尽可能少的门电路设计如下组合电路：当P=Q时输出F = 1，否则F=0。连线图:FPoP1P229 .试用8选1数据选择器74LS151实现逻辑函数 L=AB+AC。解：L AB AC ABC ABC ABC ABC m7 m6 m53个输入A, B, 即输出与A、B、CC状态一A，B，30.用8选1数据选择器74LS151设计一个组合电路。该电路有和一个工作模式控制变量M，当M = 0时，电路实现“意见一致”功能（致时输出为1,否则输出为0），而M = 1时，电路实现“多数表决”功能, C中多数的状态一致。解：F MaBCMaBC ABC

29、M ABC MABC MAB C电路图AoA1A2EDoDi74LS151D 2 D3 D4 D5 D6 D7“1 ”31已知8选1数据选择器74LS151芯片的选择输入端 A的引脚折断，无法输入信 号，但芯片内部功能完好。试问如何利用它来实现函数F(A,B,C) = E m(1,2,4,7)。要求写出实现过程，画出逻辑图。解：对于LSTTL集成芯片，某个输入引脚折断后该脚悬空，相当于输入高电平 74LS151的高位地址端 A2折断后，输出不再响应D0 , 01,器只相当于一个4选1，此时地址输入为 A1A0,数据输入为1。D2, D3输入，8选1数据选择D4, D5, D6, D7,输出 丫

30、 等于与函数F相比较丫A2 A1 AoD 4A1 Ao 04A1A0 05A2 A1 Ao D5A2 A1 AoD6A1 AoD 6A1 Ao D 7A2 A1 Ao D 7解：f(a,b,c)m(1,2,4,7)ABC ABC ABC ABCB AoA _A1A2rEDoD1 D2 D3 D4 D5 D6 D774LS151不难看出，只要令 AB为地址，则 04= C, 05= C , 06 = C , 07 = C。逻辑图如图所示。图A4.2.2-5 题4.2.2-11的电路实现32.用三片四位数值比较器74LS85实现两个12位二进制数比较。74LS85 (片 0)74LS85 (片 1

31、)74LS85 (片 2)010W3V3W2V2W1V1WoVo(A> B)A31 ( A = B)1 ( A< B)B3A 2B2A 1B1A oBoW7A3V7WeY(A > B)丫 ( A=B)Y(a< b)V6W5V5W4V4B3A2B2A1B1AoBoY (A > B)丫（A=B）Y(A < B)(A> B)I ( A = B)I(A< B)I(A > B)(A=B)(A < B)W11ViiW10V10W9V9W8V833221100ABABABABW> VW=VW< V33.用一片4位数值比较器74HC85和

32、适量的门电路实现两个 5位数值的比较。 解：高4位加到比较器数值输入端，最低位产生级联输入。AoAiA2A3BoBiB2B3(A >B )(A=B )(A <B )W> VW=VW< VWoVoI(A> B)I(A< B)I(A=B)oooo1o1o1o1o1oo11oo11 ( A> B)W0V0 , 1 (A< B)W0V0 , 1 (A=B ) = WoO VoI (A >B)(A=B) (A <B )34 .用两个四位加法器 74283和适量门电路设计三个 4位二进制数相加电路。解：三个4位二进制数相加，其和应为6位。基本电路

33、如图所示。 两个加法器产生的进 位通过一定的逻辑生成和的高两位。CO1CO2sS4ooooo1o11oo1111oS4 COi CO2， S5 CO1 CO2XoA oA oX1 A1A1XoA2SoA2So八2X3A3S1A 3S1Yo BoS2Zo BoS2Y1B1S3乙B1S3Y2B2Z2 B2丫3B3CoC01Z3 B3CorClo-TClo一 So一 SiS2S3CO2S5S4C01CO274LS283、非门和一个其它类型门35. A、B为4位无符号二进制数(BM o),用一个 电路实现：当A= ( B-1 )模16时，输出丫=1，否则为o。解：( B-1 )模 16 即为 B-1 A=B-1 时 丫=1，否则 Y=o，即 B-1-A=B+A+1-1=B+A 为 o 时，丫=1。YAoAiA2A336. A、B为四位二进制数，试用一片74283实现Y=4A+B