卫琳娜数字逻辑报告

1、 姓名 安徽工业大学计算机科学与技术学院数字逻辑实验报告姓名：庞彦辉学号：139074383专业：物联网工程班级：物131指导老师：卫琳娜目录实验一 3-8 译码器设计（原理图设计输入）2实验二 全加器设计5实验三 七段数字显示译码器8实验四 扫描显示电路的驱动13实验五 用JK触发器设计同步 8421 码加法计数器15实验六 用 74LS161 采用清零和置数法组成六十进制和二十四进制计数器17实验七 字节锁存器20实验八 利用参数模块化库实现ROM21实验九 任意整数分频器设计25十、实验思考30实验一 3-8 译码器设计（原理图设计输入）一、 实验要求 1. 通过一个简单的 3-8 译码

2、器的设计，让学生掌握用原理图描述组合逻辑电路的设计方法。 2. 掌握组合逻辑电路的软件仿真方法。 3. 初步了解可编程器件设计的全过程。二、实验内容1、 启动 MAX+Plus软件包，新建一个Graphic Editor File文件2、 设计的输入。在新建的Graphic Editor File的编辑窗口，把实验的原理图输入进去。把输入输出特性设置好以后对原理图进行编译，编译通过以后，记得一定要保存。3、 设置为当前文件件设置为当前文件。当打开了几个项目文件时，这个步骤非常重要，否则将会出错。4、 选择芯片型号，点击 Assign/Device 菜单选择当前项目文件欲设计实现的实际芯片来进行

3、编译适配。本例选择 EPLD EPF10K10LC84-4 来实现。5、 编译适配后，电路仿真与时序分析。添加仿真激励信号波形，在Waveform Editor 菜单，进行波形设置。6、 选择仿真时间，为 A、 B、 C 三个端口添加输入信号，保存激励信号编辑结果7、 电路仿真电路仿真分为功能仿真（前仿真）和时序仿真（后仿真），而时序仿真覆盖了功能仿真，故本实验直接使用时序仿真。在“ MAX+Plus/Simulator”菜单中进行仿真。确定仿真时间，最后观察仿真结果8、 管脚的重新分配与定位，在Floorplan Editor 菜单对管脚重新分配。当对管脚进行二次调整以后，一定要再编译一次，

4、否则程序下载以后，其管脚功能还是为当初的自动分配状态。9、 器件的下载编程与硬件实现。实验箱电路板上的连线，器件的编程下载，Programmer菜单中选择硬件设置。 10、若没有下载成功，检查下载电缆是否用错，硬件类型设置是否正确实验思考题 一、时序仿真波形中，输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？ 答：不同步变化，大概相差17ns左右。毛刺是因为，在组合电路中存在“竞争冒险” 现象，在门电路传输过程中有传输延迟，所以导致会有毛刺，也同样造成的输入波形和输出波形不是同步变化的原因。二、请总结实验中出现的问题，你是如何解决的？1、 实验中，把实验原理图设置好以后，编译出错

5、，后来根据提示原来是输入端和其他的线路没有接上，我们把输入端重新接一下，最后编译就通过了。2、 在添加激励波形时，由于没有保存导致仿真出错。3、 管脚分配好以后，没有对当前文件进行保存和重新编译，最后器件的编程下载以后编译出错了。4、 由于第一个实验当前只有一个文件，所以project指向当前文件在这里并没有体现它的重要性，而在后面的实验中必须要指向当前文件，如果不指向就会导致出错。实验二 全加器设计一、 实验任务设计并实现一个一位全加器二、 实验原理 一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci。 真值表： 卡

6、诺图化简: Ci-1Ai B I 000111100010111010B i000111100001010111 Si Ci 有卡诺图得到逻辑函数：实验原理图 软件仿真结果 硬件仿真结果输入输出实验结果亮1（灭0）00000灭灭00110亮灭01010亮灭01101灭亮10010亮灭10101灭亮11001灭亮11111亮亮实验总结：硬件仿真，实验的现象总是不对，前面的原理和步骤都是正确的，原理只有一个，那就是电线与接口接触不良，导致发光二极管不能正常按预想的亮或灭。实验三 七段数字显示译码器一、 实验任务 设计一位8421BCD转换为七段数字显示代码的译码器二、 实验原理 一位全加器的真值表

7、如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci。 七段数字显示器数字和代码输入间的关系图 (N)108421BCDA3 A2 A1 A0输入代码 a b c d e f g数字图000000000001100011001111200100010010300110000110401001001100501010100100601100100000701110001111810000000000910010000100卡诺图化简如下： A3A2A1A000011110001×01×11××10&#

8、215;× (a) A3A2A1A00001111000×011×11××101×× (b) A3A2A1A000011110001×01×11××101×× (c) A3A2A1A000011110001×01×111××101×× (d) A3A2A1A000011110001×0111×111××10×× (e) A3A2A1A0000111

9、1000×01×1111××101×× (f) A3A2A1A0000111100011×0111×111××10×× (g)由卡若图化简得如下逻辑函数表达式：实验原理图：软件仿真结果：总结实验中出现的问题，你是如何解决的？1、 在波形仿真的检查中，发现仿真结果不正确，后来分析是实验原理图错了，最后检查是卡诺图化简错了，后来检查卡诺图并重新输入实验原理图，然后波形仿真就正确。2、 在硬件仿真过程中，LED灯的七个发光二极管的亮与灭与实验预测的结果不相符，分析可能有有两种情况，

10、一是LED发光二极管怀了，而是我们的原理错了，单后来把第二种假设废掉了，然后我们重新找一个好的发光二极管，重新进行编译与下载，在重新硬件仿真，最后实验现象就对了。实验四 扫描显示电路的驱动一、实验目的 1、了解 8 位 7 段数码管显示模块的工作原理，采用 HDL（硬件描述语言）设计标准扫描驱动电路模块，为后续实验做准备。 2、初步掌握逻辑电路的层次式设计方法。二、实验内容1.用拨码开关产生 8421BCD 码，用 EPLD 产生字形编码电路和扫描驱动电路，然后进行仿真，观察波形，正确后进行设计实现，适配划分。调节时钟频率，感受“扫描”的过程，并观察字符亮度和显示刷新的效果。 2.编一个简单的

11、从 0F 轮换显示十六进制数的电路。 4 位拨码开关提供 8421BCD 码，经译码电路后成为 7 段数码管的字形显示驱动信号（AG）。扫描电路通过可调时钟输出片选地址 SEL3.0。由 SEL3.0和（AG）决定 8 位中的哪一位显示和显示什么字形。SEL3.0 变化的快慢决定了扫描频率的快慢。三、实验思考解答1、一个 7 段数码管可产生多少种字符，产生所有字符需要多少根译码的信号线。 答：一个7段数码管可产生27=128种字符,产生所有字符至少需要7根被译码信号线。 但假如只编译0-F，16个字符，则至少只需要4根被译码信号线2、 你在实验中采用的扫描频率是多少？ 答：最低扫描频

12、率为256Hz，我采用的扫描频率是265Hz实验五 用JK触发器设计同步 8421 码加法计数器一、实验要求 用 JK 触发器设计同步 8421 加法计数器。二、 实验内容 1、待设计的护送鼓起默认为模4计数，且不要求加载初值。故电路只需时钟输入端clk，clk作为电路的同步时钟，不必当做输入变量对待；输出一个4进制数2个输出端，记为Q1Q2。要有输出信号Z，故共需要3个输出端。因输出量Q1Q2就是计数值，故采用Moore型电路较为合适。2、 建立原始状态图模4计数器要求有4个记忆状态，且逢4进1。如图 S2S3S0S1/Z /0/1 /0/03、 状态分配由于最大模值为4，因此必须取最大代码

13、位数n=2.假设令S0=00，S1=01，S2=10，S3=11，则可以做出状态转移 现态 次态 输入 输出CP Q1 Q2 Q1n+1 Q2n+1 Z0 0 0 0 1 01 0 1 1 0 02 1 1 0 0 13 1 0 1 1 0 4、 选触发器，求时钟，输出，状态，驱动方程。因需要2个二进制代码，选用2个CP下降沿触发的JK触发器，分别用FF0，FF1表示。由于采用同步方案，故时钟方程为： CP0=CP1=CP2由表可以做出次态卡诺图及输出卡诺图，根据卡诺图求出次态方程式，不化简，以便使之与JK触发器的特性方程的形式一。与JK触发器的特性方程Qn+1=JQn+KQn比较可得到驱动方

14、程式 J0=(Q2) K0=(Q2) J1=Q1 K1=Q15、 检查电路能不自启动Q1n+1= Q1Q2=0Q2n+1=(Q1)=0可见11的次态为有效状态00，电路能够自动启动。6、画出包含仿真方案的总体逻辑图（可以分层描述） 7、实验中存在的问题和解决方法 答：时序逻辑器件的清零端和置1端。如果是低电平有效，则正常工作时这两端都接1。反之如果是高电平有效，则正常工作时这两端都接0实验六 用 74LS161 采用清零和置数法组成六十进制和二十四进制计数器 一、实验要求 1.用 74LS161 采用清零和置数法组成六十进制和二十四进制计数器。 2.具体连线根据每个实验内容完成时的管脚划分和定

15、义，同相应的输入、输出接口功能模块连接。 ： 二、实验内容1）、  图6.45所示电路是采用8421BCD码计数的二十四进制计数器，其中片(2)输出为计数值的十位数，而片(1)输出为个位数。当计数器的计数值达到十进制数24（即8421BCD码的00100100）时，与门输出为1。此时，异步置0信号有效，片(1)和片(2)被立即置0，重新进入下一次计数循环。74LS161的最大计数模值为16，需要两片74LS161才能构成六十进制计数器。由于74LS161同时具有异步清零和同步置数功能，所以可采用整体清零或整体置数的方式构成六十进制计数器。若采用整体清零法，则S0状态为全0状

16、态，应在S60状态产生有效的异步清零信号，S60状态应为十进制数60  写出S60状态的二进制代码：S60=00111100。 计数时钟频率 CKCNT<0.5Hz；扫描时钟频率 CLKDSP>40Hz。 2)、写出 74161 的功能表，并指出此功能表能给出那些对实现模数变换有用的信息。 画出你实现的六十进制和二十四进制计数器的连线图。 60 24三、根据软件仿真结果画出仿真波形（要反映计数循环）。6024 实验七 字节锁存器一、实验要求 设计一个字节锁存器。 三、 实验内容锁存器就是把单片机的输出的数先存起来, 比如74HC373就是一种锁存器 ，它的LE为

17、高的时候,数据就可以通过它.当为低时,它的输出端就会被锁定,即为刚才通过的数据,这样,就可以保持这个状态.74HC373是CMOS电路 ，74LS373是TTL电路 都是8D锁存器。钟控 RS 触发器的 S 输入端，通过非门连接到 R 输入端，组成单输入触发器，通常把这个电路叫做 D 锁存器。如下图示。 当CP = 1 时,输出端的状态随输入端的状态而改变。Q n+1 = D ,存入新的数据；当CP = 0 时,无论 D 如何变化，输出端的状态保持不变。Q n+1 = Q n，存入的数据不变。为了触发器可靠的工作，要求 D 输入信号先于CP = 1 的信号，称为建

18、立时间 t set。三、实验仿真图实验八 利用参数模块化库实现ROM一、 实验要求 设计一个 256X8 的 ROM。 二、 实验内容 1、 进入原理图编辑界面，从 mega_lpm 元件库中选择 lpm_rom。 4、硬件仿真方案。 l 给定任何一个 8 位地址，可以从 ROM 中读出一个字节，这个字节需要用 2 个 LED 数码管来显示，这两个 LED 必须分时驱动。 l 可以用 AHDL 设计一个半字节分离电路，负责将一个字节的内容拆成 2 个半字节，每个半字节是一个 16 进制数，经过 7 段译码器 deled 的处理，可以用一个 LED 数码管显示。 l 此半字节分离电路受一个控制信

19、号 sel0 的控制，当 sel0=0 输出低四位，当 sel0=1 输出高四位。为实现刷新显示，此 sel0 信号可以由一个 TFF 产生，当 sel0 在时钟控制下反复出现 0-1-0-1 时，即可重复显示低 4 位-高四位-低 4 位-高四位。只要时钟频率足够高，就可看到一个字节的完整显示效果。 l 至于选择哪两个 LED 数码管显示，简单的办法可以让驱动 8 字形数码管所需的 sel2,sel1 固定接高电平或固定接低电平，而将 TFF 的输出提供给驱动 8 字形数码管所需的 sel0。这样，就意味着选择最左边（ sel2sel1sel0=110,111 ）或最右边(sel2sel1s

20、el0=000,001)的的 2 个数码管显示 ROM 内容。 此方案的优点：结果判读直观 缺点：附加电路稍复杂。 层次式显示： rom256_8_led.gdf： 字节à半字节分离电路 half_byte 的 AHDL 描述： subdesign half_byte ( din7.0:input; sel0:input; dout3.0:output; ) begin if !sel0 then dout3.0=din3.0; else dout3.0=din7.4; end if; end; 1、 写出你在实验中自定义的存储器初始化文件（.mif 文件）的内容（要 求与示例不同）

21、DEPTH = 256; % Memory depth and width are required %WIDTH = 8; % Enter a decimal number %ADDRESS_RADIX = HEX; % Address and value radixes are optional %DATA_RADIX = HEX; % Enter BIN, DEC, HEX, or OCT; unless % otherwise specified, radixes = HEX %- Specify values for addresses, which can be single ad

22、dress or rangeCONTENTBEGIN0.F : 00; % Range- address from 0 to F = 00 %10.1F : 11; % Range- address from 10 to 1F = 11 %20.2F : 22; % Range- address from 20 to 2F = 22 %30.3F : 33; % Range- address from 30 to 3F = 33 %40.4F : 44; % Range- address from 40 to 4F = 44 %50.5F : 55; % Range- address from

23、 50 to 5F = 55 %60.6F : 66; % Range- address from 60 to 6F = 66 %70.7F : 77; % Range- address from 70 to 7F = 77 %80.8F : 88; % Range- address from 80 to 8F = 88 %90.9F : 99; % Range- address from 90 to 9F = 99 %A0.AF : AA; % Range- address from A0 to AF = AA %B0.BF : BB; % Range- address from B0 to

24、 BF = BB %C0.CF : CC; % Range- address from C0 to CF = CC %D0.DF : DD; % Range- address from D0 to DF = DD %E0.EF : EE; % Range- address from E0 to EF = EE %F0.FF : FF; % Range- address from F0 to FF = FF %END 2、 假定要用 LPM_ROM 实现 4 位二进制码到典型 gray 码的转换，请你画出ROM 阵列图，确定 ROM 容量，并由此给出 LPM_ROM 的配置参数和.mif 文件内容。容量为24*4Mif文件：DEPTH = 16；WIDTH = 43、 实验存在的问题和解决方法。 不同的rom需要设置不同的参数实验九 任意整数分频器设计一、 实验要求设计一个任意整数分频器二、实验内容硬件原理图见图1。图1 可控分频器原理筐图可控分频器由外部的晶振产生标准频