简单数字式电容检验测试仪

1、/*摘要本文介绍了一种简易的数字式显示电容测试仪的设计思路及硬件结构。首先研究了 数字电容测试仪的基本原理，画出整机框图，接着提出系统的性能指标，计算确定电路形式和元器件参数，验证系统的可行性。由于单稳态触发器的脉冲宽度DC与电容C成正比，把电容C转换成脉冲宽度为DC的矩形脉冲，然后将其作为闸门信号控制计数器 计出标准频率脉冲的个数，并送锁存一译码显示系统就可测得电容的数值。时钟脉冲可由555构成的多谐振荡器提供。如果时钟脉冲的各参数合适，数码显示的数字N便是待测电容C的值。关键字：多谐振荡器；单稳态振荡器；555,;计数器AbstractWith the devel opment of el

2、ectr onic in dustry, electr onic components have in creased rapi dly, and the app licati on of digital cap acita nee tester is beco ming wider and wider. I n this paper, a simple digital dis play of the desig n idea and the hardware structure of the test in strume nt is in troduced. Firstly studies

3、the basic principle of digital measuri ng in strume nt for cap acita nee, draw the block diagram of the mach ine, and the n put forward the p erforma nee in dex of the system, calculate and determ ine the form of a circuit and the p arameters of the componen ts, and verify the system feasibility.Bec

4、ause of the sin gle steady state trigger pu Ise width DC and a cap acitor C is prop orti onal to, the cap acitor C is conv erted into a pu Ise width rectangular DC puIse, then the gate signal control counter to count the number of puIse freque ncy sta ndard, and sent to latch, decod ing dis play sys

5、tem can be measured cap acita nee value. The clock pu Ise can be pro vided by a multi harm onic oscillator compo sed of 555. If the clock pu Ise is approp riate, the digital N is the value of the cap acita nee C.Key words: multi harm onic oscillator; si ngle steady state oscillator; 555; counter刖言1系

6、统概述1.1总体方案的选择及可行性分析1.2方案论证1.2.1设计思路1.2.2设计的总体框图2单元电路设计分析2.1 555定时器2.2同步计数器2.3计数器反馈方式2.3.1反馈清零发2.3.2反馈置数法2.4四位集成寄存器2.5单稳态触发器3结束语3.1总结3.2收获与体会致谢参考文献目录1010101112刖言目前，随着电子工业的发展，电子元器件急剧增加，电子元器件的适用范围也逐渐 广泛起来，在应用中我们常常要测定电容的大小因此，设计可靠，安全，便捷的电容测 试仪具有极大的现实必要性。电子制作中需要用到各种各样的电容器，它们在电路中分别起着不同的作用。与电 阻器相似，通常简称其为电容，

7、用字母 C表示。顾名思义，电容器就是“储存电荷的容器”尽管电容器品种繁多，但它们的基本结构和原理是相同的。两片相距很近的金属 中间被某物质（固体、气体或液体）所隔开，就构成了电容器。两片金属称为的极板, 中间的物质叫做介质。电容器也分为容量固定的与容量可变的。但常见的是固定容量的 电容，最多见的是电解电容和瓷片电容。通常情况下，电路参数的数字化测量是把被测参数传换成直流电压或频率后进行测 量。由于测量电容方法多并具有一定的复杂性，所以本次设计是在参考555定时器基础 上拟定的一套自己的设计方案。是尝试用 555定时器将被测参数转化为频率，通过定时并且计数可以计算出被测频率再通过该频率计算出各个

8、参数。1系统概述1.1总体方案的选择及可行性分析数字式电容测量仪的作用是以十进制数码的方式来显示被测电容的值，从而判断电 容器质量的优劣及电容参数。由给出的指标设计，它的设计要点可分为俩部分：一部分 是LED显示，另一部分就是要将C值进行转换。能满足上述设计功能的方案很多，我们共总结出下面二种参考方案:方案一可由555集成定时器构成单稳态触发器、多谐振荡器等电路，当单稳态触发器输出 电压的脉宽为：DC=RCn 31.1RC。式中可以看出，当R固定时，改变电容C则输出脉宽de跟着改变，由de的宽度就可以求出电容的大小。把单稳态触发器的输出电压Vo取平均值，由于电容量的不同，de的宽度也不同，则V

9、o的平均值也不同，由Vo的平均 值大小可以得到电容C的大小。如果把平均值送到 A/D转换器，经显示器显示的数据就是电容的大小。方案二:先把电容C转换成宽度为DC的矩形脉冲，然后将其作为闸门控制计数器计数，技术后再运算求出C的值，并送出显示，转换的原理是由于单稳态触发器的输出脉宽de与电容C成正比，可利用数字频率计的知识，把此脉冲作闸门时间和标准频率脉冲相“与”，得到计数脉冲，该计数脉冲送至计数一锁存一译码显示系统就可得到电容量的数据。其实，这种转换就是把模拟量转换成数字量，频率f是数字电路很容易处理的数字量，这种数字化处理一方面便于式仪表实现智能化，另一方面也避免了有指针读数引 起的误差。因此

10、本设计我们采用此方案。1.2方案论证1.2.1设计思路把较难测量的物理量转变成精度较高且较容易测量的物理量。先把电容C转换成宽度为DC的矩形脉。122设计的总体框图该方案的总体方框图如图1-1所示:图1-1总体方框图Figure 1-1 overall block diagram2单元电路设计分析2.1 555定时器555电路符号如图2-1-1所示，如图2-1-2为555等效功能框图中包含两个 COMS电压比较器Cl和C2，个RS触发器，一个反相器，一个 P沟道MO%效应构成的放电开关SW三个组织相等的分压电阻网络，以及输出缓冲级。Ucc I丄 Rd847UI6U I2365552 51UOj

11、_图2-1 555等效功能框图Figure 2-1 555 equivale nt functional block diagram2.2同步计数器同步十进制计数器74LS160如图2-2所示:图 2-2 74LS160 管脚diagram74LS160 2-2 pin74LS160是集成同步十进制计数器，该计数器具有同步预置、异步清零、计数和保持四种功能有进位信号输出端，可串 接计数使用。表2-1 74LS160功能表Table 2-1 74LS160EPETCP功能0XXXX清零10XXT置数1111T计数110XX保持11X0X保持2.3计数器反馈方式将74LS160构成十进制以下计数器

12、可采用两种反馈方式。一种是反馈清零法，另一种是反馈置数法。以下是两种反馈方式的特点。231反馈清零法反馈清零法是利用反馈电路产生一个给计数器的复位信号，使计数器各输出端为零（清零）。反馈电路是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器 定的输出状态下即时产生复位信号，使数电路同步或异步地复位。2.3.2反馈置数法反馈置数法是将反馈逻辑电路产生的信号送到计数电路的置位端，在滿足条件时, 计数电路输出状态为给定的二进制码。2.4四位集成寄存器图2-3所示是由D触发器组成的4位集成寄存器74LS175的逻辑电路图。其中，Rd 是异步清零控制端。D1- D4是并行数据输入端，CP为时钟脉冲

13、端，Q1- Q4是并行数据输出端。3Q4q1Q2Q3Q4Q1Q2QRdCP图2-3 4位集成寄存器 74LS175Figure 2-3 4 bit in tegrated register 74LS175该电路的数码接收过程为：将需要存储的四位二进制数码送到数据输入端，D0- D3,在CP端送一个时钟脉冲，脉冲上升作用后，四位数码并行的出现在四个触发器Q端。表2-2 74LS175功能表Table 74LS175 2-2CP Rd1D 2D 3D 4DQ1 Q2 Q3 Q4X0X X X X0 0 0 0T 11D 2D 3D 4D1 10 1i 1XXXXXXXXXXXX保持2.5单稳态触发

14、器Figure 2-5-1 74121 logic diagram and pin diagram如图2-5-1为TTL集成器件单稳态触发器74121的逻辑图及管脚图。74121由触发 信号控制电路、微分型单稳态触发器、输出缓冲电路三部分组成。其电路工作原理与单稳态触发器基本相同。电路只有一个稳态Q=0,Q=1 o当图中a点有正脉冲触发时，电路 进入稳态Q=1, Q=0oQ为低电平后使触发信号控制电路中 RS触发器的G2门输出为低电平,将G4门封锁，这样即使有触发信号输入，在a点也不会产生微分型单稳态触发器的触发 信号，只有等电路返回稳态后，电路才会在输入触发信号作用下被再次触发，根据上述 分

15、析，电路属于不可重复触发单稳态触发器。.触发方式。74121集成单稳态触发器有3个触发输入端，由触发信号控制电路分 析可知在下述情况下，电路可由稳态翻转暂稳态。其功能表如下表所示。表2-3 74121功能表Table 2-3 74121人1输出AlA；1 a5LXaL LBXLaLHXXLLHHBXLHH1BJLT4HaJiT14H!1'JLVLXt-1JLTXLtJL廿若B为高电平，A1、A中的一个为高电平，输入中有一个或两个产生由 1到0的跳变。若A、A输入中有一个或两个为低电平，B发生由0到1的正跳变。定时。单稳态电路的定时取决于定时电阻和定时电容的数值。74121的定时电容连接

16、在芯片的10、11引脚之间。若输出脉宽较宽，而采用电解电容时，电容C的正极连接在C输出端（10脚）。对于定时电阻，使用者可以有两种选择:采用内部定时电阻（2 k ），此时将9号引脚（R）接至电源Vcc（ 14脚）。采用外接定时电阻（阻值在1.440kQ之间），此时9脚应悬空，电阻接在11、14脚之间。74121的输出脉冲宽度t0.7 RC通常R的数值取在230kQ之间，C的数值取在10pF10F之间，得到的取值 范围可达到20ns200ms该式中的R可以是外接电阻R,也可以是芯片内部电阻 &约2kQ），如希望得到较 宽的输出脉冲，一般使用外接电阻。3结束语3.1总结本设计完成题目所给的

17、设计任务，设计了一台数字显示的电容测试仪，满足题目的 基本要求和一部分发挥要求。仪表有性能可靠、精度高、电路简单的特点。但是这种把较难测量的物理量转变成精度较高且较容易测量的物理量也有不足之处，主要是由于电 路的影响，输出的电容在某一个周期里误差会很大。也可以通过加入延时清零电路，设 置更多的档位来减小误差，使其精度更高。总体来说，本设计是成功的。3.2收获与体会回顾起此次课程设计，至今我感慨颇多。的确，从查阅资料到电路设计，从理论学 习到实践总结，不仅巩固学过的电子技术专业知识，而且学到了仿真软件的基本操作。通过这次课程设计，我懂得了理论与实践相结合的重要的，仅有理论的知识是远远 不够的，只

18、有把所学到的专业知识与实践结合起来，从实践中得出结论，才能真正的理 解掌握理论知识，提高自己的实际动手能力和独立思考能力。在设计的过程中难免会遇 到各种各样的问题，但是我们迎难而上，通过查资料和请教老师努力研究、解决问题;同时在分析测容原理与设计的过程中发现自己的不足之处，如对以前学过的专业知识理 解的不够深刻，掌握的不够牢固，我们通过认真学习和掌握专业知识可以更好的完成课 程设计。对这次设计的电路，我最满意的是量程控制所达到的高精度效果。为提高精度，本 仪表只显示100 9999之间的数，当然具体的电容值要看量程档位。如果要更加完善设计，还是有很大的发展余地的，比如说可以加入延时清零电路，可以设置更多的档位等 等。在本论文完成之际，首先要向我的指导老师陈国明以诚挚的谢意。在论文的写作过 程中，陈老师给了我许多的帮助和关怀。陈国明老师