采用FPGA实现音频模数转换器

1、采用fpga实现音频模数转换器数字系统已经越来越广泛地应用到现实世界的各个领域中，绝大多数数字系统无法挺直处理现实世界中的信号，必需采纳器件把模拟信号转换成数字信号后才干处理。和处理器是数字信号处理的两大主流技术。随着技术的进展和长进，一些fpga器件集成了一些以及混合信号处理模块，比如集成温度监控。actel公司的混合fpga系列已经集成adc、pga(programmable gain amplifier)、参考基准源和rcc(resistance capacitance)。公司的v5系列fpga集成电压和温度监控adc，用户可以挺直通过jtag下载调试接口读取电压和温度值。但这些单元物理

2、位置固定，灵便性受限，仅限于特定的应用。而采纳fpga的lvds接收器来实现adc，规律彻低在fpga内部实现，可重新配置，扩展性好，需要的外围器件少，使fpga能挺直举行混合信号处理。1 一adc原理一adc的核心是一调制器和数字。一调制原理在半个多世纪前已经提出，但在20世纪90年月才广泛应用到adc设计中。一adc的模型1所示。从图中可以看到，乏一架构的adc主要由左边方框内模拟一调制器和右边的数字滤波器组成。-调制器包含1个积分器、1个adc和1个构成反馈环路的dac。其中积分器用离散时光表示，以便利采纳z变换分析。e(n)是ad量化器的量化噪声。假设量化噪声是加性噪声，反馈环路中da

3、c是抱负的，其传输函数是固定增益。采纳线性系统分析办法，先令e(n)=o，考察积分器的差分方程：由公式(1)和公式(2)推导出一调制器对信号的系统传递函数为：由公式(7)可以看出，在z变换域，调制器对信号只是延迟，而对噪声举行差分处理。由于差分器具有高通滤波器特性，因此噪声被高通滤波，调制器对应的时域输出为：剩余的噪声则由后续的数字滤波器滤除。2 lvds标准及其原理lvds是一种低压低功耗的高速串行差分数据传输标准，在高速数据互联和数据通信领域得到广泛的应用，主流的fpga器件都集成了高速的lvds收发器。lvds收发传输框图2所示。在图2中，lvds发送端的4个开关管交错控制35ma源在接

4、收端的流向。电流在100上建立约350 mv的电压差，接收器通过比较电压的极性来判决是规律“1”还是规律“0”。lvds驱动器是电流型，对电源波动不敏感，功耗很低，1路lvds传输功耗为35 ma×350 mv="1"2 mw。因为采纳差分传输方式，lvds收发器可以很好地消退共模干扰，提高系统电磁兼容性能。利用fpga集成的lvds接收器，协作少量外围器件，即可在fpga内部实现adc。3 用fpga集成的lvds接收器实现adc参考第2部分的一架构的adc原理，在fpga内部实现adc的框图3所示。在图3中，虚线框内表示在fpga内部实现。外部仅需要1个1 k

5、的电阻和1个1 nf的作为模拟积分器，输入信号和积分器输出值在lvds接收器举行比较，比较结果被量化成数据比特流，经过寄存器后输出到cic(cascaded integrated comb)滤波器及其后续的数字滤波模块，同时通过1个fpga引脚作为1位的dac，输出到外部的积分器。在数字滤波模块里面，cic滤波器累加量化的比特流并复原成18位数的量化值，同时通过大倍数的抽取，把数据率降低；ciccomp是15阶fir滤波器，用于补偿cic滤波器幅频响应。抽取器是31阶fir，降低数据率并进一步滤除带外的噪声。囫囵系统运行于49152 mhz时钟下，采样数据经过cic举行512倍抽取后，数据率降

6、为96 khz，最后经过低通滤波器举行2倍抽取，数据率降为48 khz。用fpga实现adc，包括lvds接收器部分，所有采纳hdl语言编写，实现容易，可移植性较好。4 fpga内部实现的adc试验分析囫囵adc设计工程在xilinx公司的fpga集成开发环境ise下编译，下载到xc2vp70系列fpga上举行测试，用tektronix公司的信号源afg3101产生音频信号，经adc采纳后通过板载的8位dac输出，用agilent公司的54622d举行分析，频率为3 khz的正弦信号输入/输出波形和频谱4所示。图4上半部分波形是输入的信号和频谱，下半部分波形是经过adc采样后通过dac输出的波形和频谱。从图中可以看到，尽管受限于板载dac的位数，dac后面也没有抗混叠滤波器，仅将adc的18位量化值高8位输出，但波形和频谱彻低没有失真。输出波形上叠加的高频噪声是dac转换引入的，可以通过滤波器滤除。信号源产生20 hz20 khz的音频信号，adc输出的波形和频谱均没有失真，fpga在33 v的io电压下，adc最大输入信号的峰值电压约o8 v，输出信号snr约为50 db。结语fpga实现adc的模型，仅需要极少数