广工EDA数字逻辑课后习题答案

1、习题答案第1章一、单选题（1）B（2）C（3）B（4）C（5）D（6）B（7）C（8）D（9）C（10）C（11）D（12）D（13）A（14）D二、判断题（1）（2）（3）×（4）×（5）×（6）×（7）（8）×三、填空题（1）10000111.101、207.5、87.A（2）185.75（3）1001 0100（4）、（5）（6）（7）（8）2n（9）1（10）1四、综合题（1） （2） 函数卡诺图如下：CDAB00011110001101111111111101化简结果为： F(A,B,C,D)=m(0,2,4,5,6,7,8,10,1

2、2,14)函数卡诺图如下：CDAB00011110001101111111111011化简结果为： F(A,B,C,D)=m(1,2,6,7,10,11)+d(3,4,5,13,15)函数卡诺图如下：CDAB00011110001×101××1111××1011化简结果为：（3）该逻辑图所对应的逻辑表达式如下 真值表如下ABCY00010010011101010010101100001000000101011111001011110011根据真值表，可写出标准与或式如下 （4）根据表达式画出逻辑图如下第2章一、单选题（1）B（2）CDA（3）D

3、（4）C（5）C（6）B（7）D（8）B（9）A（10）B二、判断题（1）（2）（3）×（4）（5）（6）×（7）（8）×（9）×（10）（11）三、综合题1解：由于 0110 + 1011 + 1 = 1 0010， 因此 Cout输出1，S3 S1输出00102解：（1）分析设计要求（2）列真值表 （3）写逻辑表达式（4）画逻辑图3解：（1）分析设计要求 （2）列编码表 （3）写逻辑表达式（4）画逻辑图4解：（1）分析设计要求 （2）列真值表S1S0DY0Y1Y2Y3000000000110000100000011010010000001010010

4、11000001110001 （3）写逻辑表达式（4）画逻辑图5解：根据乘法原理A2A1A0×B1B0A2B0A1B0A0B0A2B1A1B1A0B1P4P3P2P1P0显然，电路的输入输出信号有：输入信号：被乘数A（A2A1A0），乘数B（B1B0）输出信号：乘积P（P4P3P2P1P0）由乘法原理可见，此乘法器需要6个与门及一个4位加法器，故选择2片74HC08及1片74HC283。逻辑图：连线图：6解：（1）分析设计要求4位有符号二进制数比较器的输入信号分别为A数（A3A2A1A0）、B数（B3B2B1B0），其中A3及B3分别为两个数的符号位，A2A0、B2B0为数值位；输出

5、信号仍然是G、E、S，分别表示大于、等于、小于三种比较结果。（2）列真值表依据多位有符号二进制数的比较原理，可列出真值表。输入输出A3 B3A2 B2A1 B1A0 B0GESA3<B3× ×× ×× ×100A3B3A2B2× ×× ×100A3B3A2B2A1B1× ×100A3B3A2B2A1B1A0B0100A3B3A2B2A1B1A0B0010A3>B3× ×× ×× ×001A3B3A2B2&

6、#215; ×× ×001A3B3A2B2A1B1× ×001A3B3A2B2A1B1A0B0001（3）写逻辑表达式用Gi表示AiBi，Ei表示AiBi，Si表示AiBi，可得到输出变量G、E、S的逻辑表达式：由前面介绍的1位比较器可知：则4位有符号数值比较器的输出函数表达式可写成显然S的值也可由其他两个值的输出得到，表达式为 （4）画逻辑图： 根据以上表达式，结合1位二进制数比较器的设计结果，可得到4位有符号二进制数比较器的逻辑图。7解：由于有符号二进制补码数的最高位是符号位，符号位为“0”的数要比符号位为“1”的数大，当符号位相同时，以其

7、余数值位的大小决定比较结果。因此有符号数的比较和无符号数的比较，差异仅在最高位，可将两个有符号数的最高位取反后，利用比较器74HC85进行比较。连线图如下：8解：(1) 分析设计要求。4位二进制补码原码转换器有4位补码输入，4位原码输出。(2) 列真值表。设定变量：设4位补码输入变量为A(A3A2A1A0)，4位原码输出变量为Y(Y3Y2Y1Y0)，根据补码数转换为原码数的转换规则，可列真值表如下。4位补码-原码转换真值表输 入输 出对应十进制数A3A2A1A0Y3Y2Y1Y000000000000010001100100010200110011301000100401010101501100

8、11060111011171000×××××10011111-710101110-610111101-511001100-411011011-311101010-211111001-1(3) 化简逻辑函数。由真值表可得到逻辑函数Y3Y0的卡诺图，如下。图2-59 4位原码-补码转换器卡诺图由卡诺图化简，写出逻辑表达式如下：(4) 画逻辑图。根据以上表达式，画出4位补码-原码转换器逻辑图如下图。9解：（1）分析设计要求根据检奇电路的要求，电路需要3个输入信号、1个输出信号。（2）列真值表设定变量：用A、B、C三个变量作为输入变量，用Y作为输出变量

9、。根据题目要求，可列出真值表如下。真值表ABCY00000011010101101001101011001111（3）化简逻辑函数由真值表可画出卡诺图。BCA000111100010111010由卡诺图写出最简与或式如下 （4）用译码器实现时，由于输入变量有3个，因此应选择3线-8线译码器（74HC138）。若在电路连接时，将A、B、C分别接到译码器的A2、A1、A0端，即A2=A，A1=B，A0=C，则上式可改写为：由74HC138的输出函数： 可得根据以上逻辑表达式画出连线图如下：（5）用数据选择器实现时，由于输入变量个数为n=3，由i=n-1=3-1=2，可知，应选择4选1的数据选择器（

10、74HC153）实现该函数功能。若在电路连接时，将B、C分别接到数据选择器的S1、S0端，即则检奇电路的输出表达式可改写为由于4选1数据选择器的输出函数式为显然，若要用数据选择器实现Y函数，只须令根据以上分析可知，如果将4选1数据选择器的输入端按以下关系连接，可实现检奇电路函数的功能。按以上关系式连接的连线图如下。第3章一、单选题（1）C（2）C（3）A（4）A（5）A（6）D（7）C（8）A（9）C（10）D（11）C（12）C（13）C（14）D二、判断题（1）×（2）×（3）×（4）（5）（6）×（7）（8）×（9）（10）×三

11、、填空题（1）保持、置0、置1，Clk有效（2）保持、置0、置1、翻转，Clk有效（3）置0、置1，Clk有效（4）保持、翻转，Clk有效（5）翻转（6）有效状态（7）能自启动（8）时序（9）4（10）6四、综合题（1）解：（2）解：（3）解：（4）解：1）状态图/1/0/0/0/0/0/0/0Q2Q1Q0/B0001111101010010100111002）状态表现态次态输出B000111100100000100010011010010001101011000110101011111003）利用卡诺图化简Q2n+1Q1n+1Q1n Q0nQ2n000111100100010111Q1n Q

12、0nQ2n000111100101011010Q0n+1BQ1n Q0nQ2n000111100100111001Q1n Q0nQ2n0001111001000100004)由于D触发器的特性方程Qn+1=D显然 5）画逻辑图6）画时序图（5）解：1）列出状态表现态次态输出C00000100010110010××××01111101000001101××××110100011111002）写出输出函数、状态函数及特性函数3）分析能否自启动存在无效状态，将=010，代入次态方程，得=101，C=0；将=101，代入次

13、态方程，得=010，C=1。010101/0/1该电路是一个不能自启动的时序电路，需修改。修改Q0状态函数：Q0n+1Q1n Q0nQ2n000111100111×10×00使其驱动函数改为：将无效状态010、101分别代入状态函数，得010101011/0/1显然可以自启动。4）逻辑图5）时序图（6）解： 代入中，得状态表：Z00100010011001011000状态图：存在无效状态，能自启动。时序图：（7）解：利用异步清零方式设计十进制计数器由异步清零方式，当74HC161的计数值达到1010时，立刻产生清零信号。即Q3Q2Q1Q0=1010时，使=0，对应的清零信号

14、的逻辑关系是： 另外，当Q3Q2Q1Q0=1001时，应使进位C=1，对应的进位输出的逻辑关系是：由上述清零逻辑及进位逻辑，可画出由74HC161及门电路构成十进制计数器的逻辑图，如下图所示。（8）解：方法一：两片74HC161各构造成十进制计数器后，两个十进制计数器级联构造100进制计数器。用74HC161构造的十进制计数器如下图。参照课本图3-74的方法级联后，100进制计数器的连线图如下图。（9）解：设计出六进制计数器的输出函数及状态函数如下：可写出激励函数如下：课本中已有十二进制计数器的激励函数及输出函数：根据题目要求，既可实现六进制计数，又可实现十二进制计数的计数器输出函数及激励函数如下：（10）解： 列状态表ABC00000110011010010000101110111