数字电路整理_第1页
数字电路整理_第2页
数字电路整理_第3页
数字电路整理_第4页
数字电路整理_第5页
已阅读5页,还剩28页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字电路整理(第五版)第一章 数字逻辑概论1、数字集成电路的分类根据电路的结构特点及其对输入信号的响应规则的不同,数字电路可分为组合逻辑电路和时序逻辑电路。从电路的形式不同,数字电路可分为集成电路和分立电路从器件不同,数字电路可分为TTL 和 CMOS电路从集成度不同,数字集成电路可分为小规模(最多12个)、中规模(<99)、大规模(<9999)、超大规模(<99999)和甚大规模五类(>1000000)。2、模拟信号与数字信号模拟信号:时间和数值均连续变化的电信号,如正弦波、三角波等数字信号:在时间上和数值上均是离散的信号 Otu 3、数字波形的两种类型第一种非归零型

2、,第二种归零型(一个周期内必归零)4.重要参数(1)比特率 - 每秒钟转输数据的位数(2) 周期性和非周期性 (非理想)(3)脉冲宽度 (tw )- 脉冲幅值的50%的两个时间所跨越的时间(4)占空比 Q - 表示脉冲宽度占整个周期的百分比(5)上升时间tr 和下降时间tf -从脉冲幅值的10%到90% 上升 下降所经历的时间( 典型值ns )5、几种进制数及其转换二进制:以2为基数的计数体制(B)(0.1)十进制:以10为基数的计数体制(D)(09)八进制:以8为基数的计数体制(O)(07)十六进制:以16为基数的计数体制(H)(09、AF)1)、十进制数转换成二进制数:a. 整数的转换:“

3、辗转相除”法:将十进制数连续不断地除以2 , 直至商为零,所得余数由低位到高位排列,即为所求二进制数。(2n-1.2 ³ +2 ² +2 ¹+2 º)b. 小数的转换:将十进制小数每次除去上次所得积中的整数再乘以2,直到满足误差要求进行“四舍五入”为止,就可完成由十进制小数转换成二进制小数。(2-1+2-2+2-3+)2)、二-十六进制之间的转换 转换时,由小数点开始,整数部分自右向左,小数部分自左向右,四位一组,不够四位的添零补齐,则每四位二进制数表示一位十六进制数。3)、二-八进制之间的转换转换时,由小数点开始,整数部分自右向左,小数部分自左向右,三

4、位一组,不够三位的添零补齐,则每三位二进制数表示一位八进制数。6、二进制的算术运算1)无符号数算术运算(注意商的运算)2)有符号的二进制数表示 :二进制数的最高位表示符号位,且用0表示正数,用1表示负数。其余部分用原码的形式表示数值位。7、二进制数的原码、反码、补码补码或反码的最高位为符号位,正数为0,负数为1。当二进制数为正数时,其补码、反码与原码相同。当二进制数为负数时,将原码的数值位逐位求反,然后在最低位加1得到补码。若n位二进制的原码为N原,则与它相对应的2 的补码为N补=2N -N原补码与反码的关系式N补=N反+1注意:4位二进制补码表示的数值范围为-8+78、8421BCD码242

5、1BCD码用4位二进制数来表示一位十进制数中的09十个数码。 9、格雷码无权码编码特点是:任何两个相邻代码之间仅有一位不同。二进制码b3b2b1b0格雷码G3G2G1G00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0

6、 11 0 0 0第二章 逻辑代数与硬件描述语言基础1、 逻辑代数(布尔代数)条件和结果的两种对立状态分别用逻辑“1” 和“0”表示。2、逻辑命题和逻辑变量1).逻辑命题:反映事物因果关系规律的命题。2).逻辑变量:决定事物原因和结果的变量。1 包括: 逻辑自变量:决定事物原因的变量。(输入变量) 逻辑因变量:决定事物结果的变量。(输出变量)2 取值只有两种,即逻辑0和逻辑1,0 和 1 称为逻辑常量,并不表示数量的大小,无大小、正负之分,而是表示两种对立的逻辑状态。3、几种基本逻辑关系1)与运算表达式:L=A·B=AB2)或运算 3) 非运算 表达式:L=A+B 表达式:L=A4)

7、 与非运算 5)或非运算 6)异或 7)同或 L= A Å B L=A B 4、已知真值表求函数式1.找出真值表中函数值为1的输入变量组合;2.将这些变量组合分别写成乘积项。乘积项中,凡变量值 为1的因子写成原变量、为0的因子写成反变量。3.将上述乘积项相加即可。5、逻辑代数的基本公式、定律1).常量之间的关系:2).基本定律反演律(摩根定理):.=+=.BABABABA反演律(摩根定理):.=+=.BABABABA0-1律:=.=+AAAA10=.=+0011AA0-1律:=.=+AAAA10=.=+0011AA自等律:AAAAAA=.=+自等律:AAAAAA=.=+还原律:AA=

8、还原律:AA=交换律:+=+.=.ABBAABBA交换律:+=+.=.ABBAABBA结合律:+=+.=.)()()()(CBACBACBACBA结合律:+=+.=.)()()()(CBACBACBACBA 分配律:+.+=.+.+.=+.)()()(CABACBACABACBA分配律:+.+=.+.+.=+.)()()(CABACBACABACBA 吸收律:+=+=+=+=+CABACBCABABABAAABAAABAA)(吸收律:+=+=+=+=+CABACBCABABABAAABAAABAA)(6、反演规则VS对偶规则反演规则:对于任何一个逻辑表达式Z,如果将表达式中的所有“·

9、”换成“”,“”换成“·”,“0”换成“1”,“1”换成“0”,原变量换成反变量,反变量换成原变量,那么所得到的表达式就是函数Z的反函数。对偶规则:对于任何一个逻辑表达式Z,如果将表达式中的所有“·”换成“”,“”换成“·”,“0”换成“1”,“1”换成“0”,那么所得到的表达式就是函数Z的对偶式Z/。7、逻辑函数的化简代数化简法(公式法)卡诺图化简法最小项的定义:n个变量X1, X2, , Xn的最小项是n个因子的乘积,每个变量都以它的原变量或非变量的形式在乘积项中出现,且仅出现一次。一般n个变量的最小项应有2n个。最小项的表示:通常用mi表示最小项,m 表示最

10、小项,下标i为最小项号。i为确定变量次序后,原变量代以1,反变量代以0排成二进制数所对应的十进制数。 画法规则: n个变量,有2n个最小项,用2n个小方格构成方形或矩形图。要求:1)上下、左右、相对的边界、四角等相邻格(几何相邻)只允许一个因子发生变化。2)左上角第一个小方格必须处于各变量的反变量区。注意:一个包围圈的方格数要尽可能多,包围圈的数目要可能少。具有无关项的逻辑函数化简(d=0)1.无关项在卡诺图、真值表中的表示法:用“×”填写无关项,既可 当“”,也可当“0”。2.画圈原则:1)圈中不能全是无关项;2)无关项可以不圈。第三章 逻辑门电路1. 输入和输出的高、低电平输出的

11、高电平高于输入的高电平,输出的低电平低于输入的低电平2. 扇入与扇出数扇入数:取决于逻辑门的输入端的个数扇出数:是指其在正常工作情况下,所能带同类门电路的最大数目。(a)带拉电流负载 (b)带灌电流负载 (输入端电流之和)当NOH和NOL不等时,取最小值。3. 几种MOSFET结构4. N沟道增强型MOS管开关作用当输入为低电平时:MOS管截止,相当于开关“断开”,输出为高电平。当输入为高电平时:MOS管工作在可变电阻区,相当于开关“闭合”,输出为低电平。5. CMOS反相器 6. CMOS逻辑门与非门 或非门 异或门 同或门7. 输入端保护电路 当输入电压不在正常电压范围时,二极管导通,限制

12、了电容两端电压的增加,保护了输入电路。8. CMOS漏极开路门 上拉电阻9. 计算上拉电阻 IIL(total)=nIIL ,对于与非门负载,n为负载门 数目;对于或非门负载,n为输入端 数目。IOZ(total)为驱动门输出高电平时的漏电流总和IIH(total)=nIIH,n为负载门接入OD门的输入端 的数目。 10. 三态输出门电路 11. CMOS传输门电路(TG)电路 逻辑符号C为高压,为低压开关通 12. 传输门的运用 13. BJT开关开关过程是在饱和与截止两种状态间互相转换的14. BJT反相器基本电路 输入级 中间级 输出级当输入为低电平(uI = 0.2 V)当输入为高电平

13、(uI = 3.6 V) vO=vC3=VCES3=0.2V15. TTL逻辑门电路 与非门 或非门 与非门:当全部输入端为高电平时:输出低电平; 任一输入端为低电平时: 输出高电平 或非门:若A、B均为低电平:T2A和T2B均将截止,T3截止。 T4和D饱和,输出为高电平。若A、B中有一个为高电平:T2A或T2B将饱和,T3饱和,T4截止,输出为低电平。16. 集电极开路门和三态门电路集电极开路门电路(OC门) 三态与非门逻辑符号 当EN=1时,T5倒置放大,T6饱和,T7截止;当EN=0时,T7导通17. 正负逻辑问题正逻辑体制:将高电平用逻辑1表示,低电平用逻辑0表示负逻辑体制:将高电平

14、用逻辑0表示,低电平用逻辑1表示正负逻辑的等效变换:与非(正) 或非(负) 与(正) 或(负) 非(正) 非(负)18. 基本逻辑门电路的等效符号及其应用低电平有效,输入端加小圆圈;高电平有效,输入端不加小圆圈。1) 与非门及其等效符号 2) 或非门及其等效符号 3) 与门及其等效符号4) 或门及其等效符号19. 逻辑门电路使用中的实际问题第四章 组合逻辑电路1 组合逻辑电路的工作特征:在任何时刻,电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。2. 组合逻辑电路的分析步骤:(例题见PPT)1) 由逻辑图写出各输出端的逻辑表达式;2) 化简和变换逻辑表达式;3) 列出真值表;4

15、) 根据真值表或逻辑表达式,经分析最后确定其功能。3. 组合逻辑电路的设计 4. 组合逻辑电路中的竞争-冒险现象1) 定义: 在组合电路中,当输入信号的状态改变时,输出端可能会出现不正常的干扰信号,使电路产生错误的输出,这种现象称为竞争冒险。2)原因:主要是门电路的延迟时间产生的。3)逻辑式中若出现或可能出现竞争冒险现象4)消除方法:1、 发现并消除互补变量 2、 增加乘积项,避免互补项相加 AB3、输出端并联电容器5. 编码器1)编码:赋予二进制代码特定含义的过程称为编码。2)编码器:具有编码功能的逻辑电路。3)编码器的逻辑功能:能将每一个编码输入信号变换为不同的二进制的代码输出。4)编码器

16、的分类:a.普通编码器:任何时候只允许输入一个有效编码信号,否则输出就会发生混乱。b.优先编码器:允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时,优先编码器能按预先设定的优先级别,只对其中优先权最高的一个进行编码。6. 集成电路编码器优先编码器CD4532 原理图 引脚图 优先编码器CD4532 功能表7. 译码器1)译码:译码是编码的逆过程,它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)2)译码器:具有译码功能的逻辑电路称为译码器。3)分类:唯一地址译码器:将一系列代码转换成与之一一对应的有效信号。(常见有显示译码器)代码变换器:将一种代码转换成另一种代码

17、。8. 集成电路译码器逻辑符号框外部的符号,表示外部输入或输出信号名称,字母上面的“”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中,如果低有效的输入或输出变量(如)上面的“”号参与运算(如E变为E ),则在画逻辑图或验证真值表时,注意将其还原为低有效符号。 例子译码器输出波形 9译码器的扩展4线-16线译码器A3=0时,低位片工作;A3=1时,高位片工作10用译码器实现逻辑功能举例:用一片74HC138实现函数 11数据分配器:相当于多输出的单刀多掷开关,是一种能将数据分时送到多个不同的通道上去的逻辑电路。12七段显示译码器 13数据选择

18、器(一条输出端)定义:能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关,又称“多路开关” 。功能:在通道选择信号的作用下,将多个通道的数据分时传送到公共的数据通道上去的。逻辑电路图也可以是两个互补输出端Y=Di时,求Y的值基本方法:1)公式法 2)卡诺图法降元法1)公式法 2)卡诺图法总结基本方法:(1)将给定函数化为最小项与或表达式。(2)以最小项因子作数据选择器的地址输入端,并由此确定数据选择器的规模。地址输入端个数应与函数自变量数相等。(3)将与或函数式中已存在的最小项mi相对应的数据输入端Di赋值为1,将与或函数式没出现的最小项相对应的数值输入端赋值为014数值比较器

19、1)一位数值比较器输入:两个一位二进制数 A、B。 2)两位数值比较器输入:两个2位二进制数 A=A1 A0 、B=B1 B0a. 当高位(A1、B1)不相等时,无需比较低位(A0、B0),高位比较的结果就是两个数的比较结果。b. 当高位相等时,两数的比较结果由低位比较的结果决定。两位数值比较器逻辑图3)集成数值比较器的位数扩展15.算术运算电路1)半加器半加:在两个1位二进制数相加时,不考虑低位来的进位的相加1位半加器: 全加器逻辑图2)全加器全加:在两个二进制数相加时,考虑低位进位的相加 考虑:用7415174138设计全加器3)应用:用全加器组成三位二进制代码奇偶校验器4)多位数加法器a

20、. 串行进位加法器低位的进位信号送给邻近高位作为输入信号,采用串行进位加法器运算速度不高。b超前进位加法器例子:用两片74LS283构成一个8位二进制数加法器。5) 减法运算A -B=A+B补-2n=A+B反+1-2n n表示n位二进制码输出为原码的4位减法运算逻辑图16组合可编程逻辑器件1)PLD的结构、表示方法及分类2)连接方式 第五章 锁存器和触发器1 锁存器VS触发器锁存器-对脉冲电平敏感的存储电路,在特定输入脉冲电平作用下改变状态。触发器-对脉冲边沿敏感的存储电路,在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。2 SR 锁存器R=0、S=0 状态不变R=0、S=1 置1R=1、S=0

21、 置0R=1、S=1 不确定约束条件SR=0 (也可以低电平有效)举例E=1 状态发生改变,实现锁存器 3 D 锁存器E=0 不变E=1 Q=D 4 主从触发器触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 复位端 5 维持阻塞触发器6 D 触发器(上升沿有效) 7 JK 触发器(下降沿有效) 举例画波形8T触发器 9.T触发器(可用D和JK来实现)时钟脉冲每作用一次,触发器翻转一次10. SR 触发器 11.触发器之间的转换 D触发器转化成T触发器 JK触发器转化成T触发器 第六章 时序逻辑电路1 时序逻辑电路的基本概念输出方程:Of1(I,S) 激励方程: Ef2(I,S) 状态方

22、程 : Sn+1f3(E,Sn)2 异步时序电路与同步时序电路 异步(时钟信号不同) 同步(同一时钟信号)3 同步时序逻辑电路分析(大部分功能是计数器)步骤:1)写出方程(驱动、输出) 2)求状态方程 3)状态表 4)状态图 5)时序图(可不画)注意:输出波形与时钟无关,按输出方程式画 6)分析功能举例:(补充)4 同步时序逻辑电路的设计 注意修改自启动(就是无效的码能否进入有效的循环)注意: 从 转换到 的次态和现态状态化简:原始状态图中,凡是在输入相同时,输出相同、要转换到的次态也相同的状态,称为等价状态。5. 异步时序逻辑电路的分析分析步骤:1). 写出下列各逻辑方程式:a)时钟方程 b

23、)触发器的激励方程 c)输出方程 d)状态方程2).列出状态转换表或画出状态图和波形图;3).确定电路的逻辑功能。举例:6. 寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。从高位移向低位移位寄存器:既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。从低位移向高位7.计数器分类:按脉冲输入方式,分为同步和异步计数器 按进位体制,分为二进制、十进制和任意进制计数器 按逻辑功能,分为加法、减法和可逆计数器典型74LVC161逻辑功能表注意:异步清零虚态(要除去),同步置位实态设计方法:大模分解法 整体置0法 整体置数法 (具体

24、题目见书本)第七章 存储器、复杂可编程器件和现场可编程门阵列1 只读存储器(ROM)几个基本概念: 字长(位数):表示一个信息多位二进制码称为一个字,字的位数称为字长(多少位二进制)字数:字的总量 字数(也叫地址单元)=2n (特别注意:n为存储器外部地址线的线数,不包括位数)地址:每个字的编号存储容量(M):存储二值信息的总量 存储容量(M)字数×位数举例256K×4 字长4 ;字数218 ;地址线18 ;数据线4 ;存储容量(存储单元)2202. 随机存取存储器(RAM)1)静态随机存取存储器(SRAM)同步静态随机存取存储器(SSRAM):SSRAM是一种高速RAM。

25、与SRAM不同, SSRAM的读写操作是在时钟脉冲节拍控制下完成的。2)动态随机存取存储器:电容器的电荷存储效应3. 存储器容量的扩展字长(位数)的扩展(输出的扩展):用4片4K×4位的芯片组成4K×16位的存储系统字数的扩展(就是地址线的扩展):用4片8K×8位的芯片组成32K×8位的存储系统字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现第八章 脉冲波形的变换与产生1 单稳态触发器特点: 电路在没有触发信号作用时处于一种稳定状态。 在外来触发信号作用下,电路由稳态翻转到暂稳态; 由于电路中RC延时环节的作用,暂稳态不能长久保持,经过一段时

26、间后,电路会自动返回到稳态。暂稳态的持续时间仅取与RC参数值有关。2. CMOS或非门构成的微分型单稳态触发器(正脉冲触发)3. CMOS与非门构成的微分型单稳态触发器(负脉冲触发)注意:设定CMOS反相器的阈值电压采用TTL与非门构成单稳电路时,电阻R要小于0.7kW。计算主要参数:输出脉冲宽度4. 集成单稳态触发器 不可重复触发 可重复触发举例具体芯片121电路的连接:C:外接电阻容R:外接电阻或采用内部电阻B 为高电平,A1、A2、 中有一个为高电平或没有,输入端有一个或两个下降沿时电路被触发A1、A2中有一个或两个为低电平,在B端输入上升沿时电路被触发稳态输出为0B高电平有效,A至少有

27、一个有下降沿触发脉冲 波形图P395注意:输出都为高电平 外接法5 单稳态触发器的应用1) 定时(频率计)2) 延时 3) 消除噪声噪声宽度小于暂态宽度tw6 施密特触发器1) 特点:施密特触发器属于电平触发器件,当输入信号达到某一定电压值时,输出电压会发生突变;电路有两个阈值电压, 输入信号增加和减少时,电路的阈值电压分别是正向阈值电压(VT+)和负阈值电压(VT-)。回差电压2) 电路形式:同向和反向上升跳变时即(输出为低电平)7. 用门电路组成的施密特触发器R1<R2原理分析见P401 即 (输出为高电平)下降跳变时补书上P4038. 集成施密特触发器(施密特电路、整形电路、输出电

28、路)9. 施密特触发器的应用1)波形变换(即改变回差电压来改变占空比)2) 脉冲整形3) 脉冲鉴幅4)消除干扰信号(注意波形都是从VT+开始取得,无论正向、反向)10. 多谐振荡器(无稳态)1)结构特点:电路有开关器件和反馈延时环节组成2)由CMOS门电路组成的多谐振荡器(注意电容的充电、放电) 先充电然后再放电 3)振荡周期的计算 占空比:T2/T1+T24) 用施密特触发器构成波形产生电路 例题见P41211. 石英晶体振荡器(稳定度高)电路的振荡频率仅取决于石英晶体的串联谐振频率fs,而与电路中的R、C数值无关2/3VCC电源12. 555定时器及其应用 复位1) 555定时器2脚低电平

29、有效,输出15脚高电平有效,输出0与非门低电平有效1/3VCC放电端控制电压注意:若5脚外接电压,则C1、C2的基准电压变为VIC和VIC/2功能表(需要记忆) 2) 用555定时器组成施密特触发器注意是反向3)用555定时器构成单稳态触发器 注意:如果T<t,则tW=t 如果T>t,则tW=T(圈出来的地方) 特别注意的是 1)当输出为高电平时,7脚不导通,电压源给电容充电 2)当输出为低电平时,7脚导通,并且7脚的输出为低电平,电容放电 注意7脚三极管的特性 不可重复触发(?可重复见书P420)原理:先是输入为高电平时,输出为低电平,7脚三极管导通且输出为低电平,于是电容器放电

30、;当输入为低电平时,输出为高电平,7脚三极管不导通,由电源通过电阻给电容充电,当电容的电压上升到2/3VCC时,输出又为低电平,重复过程Tw的计算:当5脚作用的时候,6脚运放正极和2脚运放负极的值相应改变,从而输入的边界值也就改变 VIC增大,脉冲宽度增大 脉冲宽度调制器5) 用555定时器组成多谐振荡器(至少有两个电阻以上) 原理:电路第一暂态,输出为1,7脚截止,电源通过电阻给电容充电,电路转换到第二暂态,输出为0,7脚三极管导通且7脚输出为低电平,于是电容放电,再到第一暂态电容放电所需要的时间充电所需要的时间 振荡频率第九章 数模与模数转换器1. D/A转换器定义:数字量是用代码按数位组合而成的,对于有权码,每位代码都有一定的权值,如能将每一位代码按其权的大小转换成相应的模拟量,然后,将这些模拟量相加,即可将数字量转换为与之成正比模拟量2. 倒T形电阻网络D/A转换器(考点)Di=0, Si则将电阻2R接地Di=1, Si接运算放大器反相端,电流Ii流入求和电路 vo=KNB K NBvo max(绝对值)=VREF ·(2n-1)/2n当Rf=R时,若只有最高位为1,则VO=VREF/2注意:为提高D/A转换器的精度,对电路参数的要求1) 基

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论