数字电路实验报告

1、2016-6-12姓名：张明一学号：2014302540027班级：1401学院：电气工程学院专业：电气工程及其自动化数字电路实验报告 目 录 实验一 逻辑门电路的逻辑功能及测试2实验二 组合逻辑电路的设计（半加器与全加器）6实验三 数据选择器及应用9实验四 触发器和计数器12实验五 脉冲的产生的与整形电路21 实验一 逻辑门电路的逻辑功能及测试一实验目的 1掌握了解TTL系列、CMOS系列外形及逻辑功能。 2熟悉各种门电路参数的测试方法。 3. 熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。 二、实验仪器及材料 1.数电实验箱、双踪示波器、数字万用表。 2.TTL器件： 74

2、LS00 二输入端四与非门 1片 74LS02 二输入端四或非门 1 片 三预习要求和思考题： 1预习要求： 1）复习门电路工作原理及相应逻辑表达式。 2）常用TTL门电路的功能、特点。 3）熟悉所用集成电路的引线位置及各引线用途。 4）用multisim软件对实验进行仿真并分析实验是否成功。 四实验原理 1本实验所用到的集成电路的引脚功能图见附录。 2门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。 TTL集成门电路的工作电压为“5V10%”。本实验中使用的TTL集成门电路是双列直插型的集成电路，其管脚识别方法：将TTL集成门电路正面（印有集成门电路

3、型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，依次为1、2、3、4。如图 11 所示。具体的各个管脚的功能可通过查找相关手册得知，本书实验所使用的器件均已提供其功能。 图11五.实验内容及步骤 选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及GND不能连接错。线连接好后经检查无误方可通电实验。实验中需要改动接线时，必须断开电源，接好后检查无误再通电实验。 1. TTL门电路功能测试。 TTL与非门74LS00、和或非门74LS02分别按图1-2连线：输入端、接逻辑开关，输入端接发光二极管，改变输入状态的高低电平，观察二极管

4、的亮灭，并将输出状态填入表1-1中： 表1-1 输 入 A B 输 出Y2 74LS00 输 出Y3 74LS02 0 0 1 10 1 1 01 0 1 01 1 0 0逻辑表达式 AB A+B逻辑功能 与非 或非Multisim电路图：2.TTL门电路多余输入端的处理方法： 将74LS00和74LS02按图示1-2连线后，A输入端分别接地、高电平、悬空、与B端并接，观察当B端输入信号分别为高、低电平时，相应输出端的状态，并填表1-2. 表1-2 输 入 输 出 A B 74LS00Y1 74LS02Y2 接地 011110高电平 011000悬空 011000A、B并接 0110103.用

5、与非门实现或非逻辑功能:用74LS00实现与或非逻辑Y=AB+CD,写出逻辑表达式，画出逻辑图，连线测试其功能，改变四输入信号A、B、C、D的输入状态，观察输出状态，填写逻辑真值表，总结用与非门实现其他逻辑功能的一般步骤。逻辑表达式：Y=AB+CD逻辑图：Multisim电路图：逻辑真值表：ABCDY00001000110010100110010010101101101011101000110011101011011011000110101110011110用与非门实现其他逻辑功能的一般步骤:五实验报告 1 按各步骤完成各项实验内容。 2. 通过实验分析，总结用与非门实现其他逻辑功能的一般步骤

6、。 答：写逻辑真值表，写出逻辑表达式，画出逻辑图，连线测试其功能。实验二 组合逻辑电路的设计（半加器与全加器）一、实验目的 1.掌握组合逻辑电路的分析与设计方法。 2.熟悉组合逻辑电路的特点。 二、实验仪器及材料 a)数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1预习要求： 复习组合逻辑电路的分析和设计方法。 复习半加器、全加器的工作原理. 根据设计任务要求，设计组合逻辑电路，画出逻辑图. 用multisim软件对实验进行仿真并分析实验是否成功。 四、实验原理 1本实验所用到的集成电路的引脚功能图见附录 2. 用集成电路进行组合逻辑

7、电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中Ai、Bi、Ci分别为一个加数、另一个加数、低位向本位的进位；Si、Ci+1分别为本位和、本位向高位的进位。 表 2-1 全加器真值表 Ai Bi Ci Si C

8、i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。 3）将上面两逻辑表达式转换为能用四 2 输入异或门（74LS86）和四 2 输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将Ai、Bi、Ci接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信号的状态验证真值表。 5）画出实验电路连线示意图（multisim）：经过仿真，实验结果与理论值相等。2.试用

9、异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0。（请按照设计步骤独立完成之） 1）列出真值表，如下表2-2。其中A、B、C代表三个变量，Y代表输出。表2-2 3变量判奇电路输入输出ABCY000000110101011010011010110011112）由表2-23变量判奇电路真值表写出函数表达式。 Y=A B C+A BC +AB C +ABC3）将上面逻辑表达式转换为能用四 2 输入异或门（74LS86）实现的表达式。Y=ABC4）画出逻辑电路图如图2-2，并在图中标明芯片引脚号。 5）画出实验电路连线示意图（multisim）：经过仿真验证，实验结果与理论值相

10、等。五、实验报告要求： 1画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2设计3变量判奇电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3总结中规模集成电路的使用方法及功能。 实验三 数据选择器及应用一、实验目的 1.熟悉中规模集成数据选择器的逻辑功能及测试方法。 2.学习用集成数据选择器进行逻辑设计。 二、实验仪器及材料 a)数电实验箱、双踪示波器、数字万用表。 b)参考元件：数据选择器74LS153一片。 三、实验预习要求及思考题 1预习要求： 1）熟悉74LS153的工作原理及使用方法。 2）根据实验内容要求，写出设计的全过程，画出实验电路图。 3）用 m

11、ultisim 软件对实验进行仿真并分析实验是否成功。 四、实验原理 1.74LS153的引脚功能图见附录。 2.数据选择器 数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。 用数据选择器实现组合逻辑函数 1）选择器输出为标准与或式，含地址变量的全部最小项。例如四选一数据选择器 输出如下： 而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。N个地址变量的数据选择器，不需要增加门

12、电路最多可实现N+1个变量的逻辑函数。 2）步骤： 写出函数的表准与或式，和数据选择器输出信号表达式。 对照比较确定选择器各输入变量的表达式。 根据采用的数据选择器和求出的表达式画出连线图。 五、实验内容 1验证74LS153的逻辑功能 将双四选一多路数据选择器74LS153 接成的电路如图3-1所示,将A1、A0接逻辑开关，数据输入端D0D3接逻辑开关，输出端Y接发光二极管。观察输出状态并填表3-1。 表 3-1 输 入 输 出 A1 A0D3 D2 D1 D0Y1 000 00 0 0 0000 00 0 0 1100 10 0 0 0000 10 0 1 0101 00 0 0 0001

13、 00 1 0 0101 10 0 0 0001 11 0 0 01 图 3-1 实验电路连线示意图（multisim）：2用双4选1数据选择器74LS153实现全加器 1)写出设计过程。 2)画出接线图并在74LS153上连接好电路。 3)验证逻辑功能。 1）设计过程全加器真值表 Ai Bi Ci Si Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 得： 其中AiBici+AiBiCi=AiBi(1+0)四选一数据选择器 输出如下： 对照比较确定选择器各输入变量的表达式

14、得：A1、A0作为两个输入变量，即加数和被加数A、B，D0D3为第三个输入变量，即低位进位Ci，1Y为全加器的和Si，2Y全加器的高位进位Ci+1，则可令数据选择器的输入为：A1=A,A0=B,1DO=1D3=Ci，1D1=1D2=Ci，2D0=0,2D3=1,2D1=2D2=Ci，1Y=Si,2Y=Ci+1;2)画出接线图并在74LS153上连接好电路。 74ls04为六反相器3)验证逻辑功能。经仿真，实验结果与理论值相同。六、实验报告要求： 用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试；总结实验收获、体会。 实验四 触发器和计数器一、实验目的 1熟悉基本RS

15、触发器、D触发器、JK触发器的逻辑功能与特点。 2了解二进制计数器工作原理。 3掌握利用中规模集成电路计数器构成任意进制计数器的方法。 二、实验仪器及材料 a)数电实验箱、双踪示波器、数字万用表。 b)参考元件：与非门74LS00、D触发器74LS74、JK触发器74LS76、四位二进制计数器74LS161。 三、预习要求和思考题： 1预习要求： 1）触发器逻辑功能及其表示方法及触发方式。 2）根据指定的任务和要求设计电路,画出逻辑图及理论分析的工作波形,以便与实验比较 3）用multisim软件对实验进行仿真并分析实验是否成功。 四、实验原理 174LS00、74LS74、74LS161各引

16、脚功能图见附录。 2在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数信号的寄存，位移寄存，分频和波形发生等。使用时，查清所用集成块的型号、外型及引线排列。 3在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触发器。本实验采用74LS76双JK触发器，是下降边沿除法的边沿触发器。J-K触发器使用时要查清引线排列，其特征方程为 4计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。根据计数器计数循环长度M

17、，称之为模M计数器（M进制计数器）。通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。 一个计数型触发器就是一位二进制计数器。N 个计数型触发器可以构成同步或异步 N位二进制加法或减法计数器。当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。 在数字集成产品中，通用的计数器是二进制和十进制计数器。按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图4-1所示： 图4-1表 4-1为74LS161的功能表： 表4-1 A B C

18、 D 0 0 0 0 010 A B C DA B C D110 保持11 0保持111 1计数从表7-1可以知道74LS161在为低电平时实现异步复位（清零）功能，即复位不需要时钟信号。在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态QA QB QC QD等于并行输入预置数A B C D。在复位和预置端都为无效电平时，两计数使能端输入使能信号T(S2 )* P(S1 )=1，74LS161实现模16加法计数功能，两计数使能端输入禁止信号，T(S2 )* P(S1 )=0，集成计数器实现状态保持功能，在时，进位输出端OC=1。 在数字集成电路中有许多

19、型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。在设计时序逻辑电路时有两种方法，一种为反馈清零法，另一种为反馈置数法。 五、实验内容及步骤 1基本RS触发器 用一块74LS00与非门构成RS触发器，按图6-1连线接成基本RS触发器, 、 为输入信号，输出 和 分别接发光二极管，改变输入，观察输出 端状态，并填表4-2。 表4-2 0 0 1 00 1 0 11 0 1 01 1 不定态 图4-2 Multisim电路图： 经Multisim仿真得R S为00 11对应都为1 1。其他情况结果相同。2.触发器: 1)验证D触发器逻辑功能。 将双D触发器74LS74中

20、的一个触发器的 ， 和D输入端分别接逻辑开关，CP端接单次脉冲，输出端 和 分别接发光二极管，根据输出端状态，填表4-3: 表4-3 输 入 输 出 CPD0 1 1 01 0 0 11 11 1 01 10 0 1Multisim仿真电路图：仿真结果与实验结果相同。2)观察D触发器的计数状态 将D触发器的 ， 端接高电平, 端与D端相连,这时D触发器处于计数状态,在CP端加入1KHZ连续脉冲,用示波器双踪观察并记录CP、Q端的波形,注意Q及CP端的频率关系和触发器翻转时间。Multisim仿真电路图： Multisim仿真波形图：为了便于区分高的波形为脉冲信号cp的波形，低的为Q端的波形，由

21、波形图可得Q在脉冲信号每个上升沿翻转一次，相当于cp的二分频，cp的频率是Q的二倍。3JK触发器： 1）验证JK触发器的逻辑功能。 将双JK触发器74LS74中的一个触发器的 、 、J、K输入端分别接实验箱的逻辑开关，CP端接单次脉冲， 、 端接发光二极管，观察输出并填表4-4。 表4-4 输 入输 出CPJ K 0 1 1 01 0 0 11 10 0 0 11 11 0 1 01 10 1 0 11 11 1 翻转1 11 1 0 Multisim仿真电路图：仿真结果和实验结果相同。2)观察JK触发器的计数状态 将JK触发器的 、 和J、K输入端都接高电平这时触发器工作于计数状态，CP端加

22、入频率为1KHZ的连续脉冲，用示波器双踪观察输出CP和输出Q端的波形并记录。观察Q与CP之间频率关系和触发器的状态和翻转的时间。 Multisim仿真电路图：Multisim仿真波形图：为了便于区分高的波形为脉冲信号cp的波形，低的为Q端的波形，由波形图可得Q在脉冲信号每个下降沿翻转一次，相当于cp的二分频，cp的频率是Q的二倍。4. 用74LS161组成十进制计数器，cp端送入100KHz的脉 冲，用示波器双踪观察并记录计数的时序波形图（利用反馈置数法设计）。 分析提示：反馈置数法是通过反馈产生置数信号LD，將预置数 ABCD 预置到输出端。74LS161 是同步置数的，需 CP 和LD都有

23、效才能置数，因此LD应先于 CP 出现。所以 M-1个 CP 后就应产生有效LD信号。若用四位二进制数前 10 个数作为计数状态，预置数QAQBQCQD=0000，应在QAQBQCQD=1001时预置端变为低电平。 1）画出用74LS161所设计的十进制计数器的电路连接图。 2）画出状态转移图。 3）按照电路图连线，通过示波器观察所设计电路的输出波形。 1） Multisim仿真电路图：2）QAQBQCQD00000001001000110100100110000111011001013）六、实验报告要求： 1实验目的、实验电路。 2JK触发器和D触发器逻辑功能的验证结果，列出它们的功能表。

24、3按照实验要求设计十进制计数器，总结利用计数器实现任意进制计数器的方法。 答：已有一个M 进制计数器，有SO SM - l共M 个有效状态，要实现N 进制计数器，该计数器有SO SN - l共N 个有效状态；只要M N，在M 进制计数器计数过程中跳跃过（M -N）个状态，就可以用M 进制计数器来实现N进制计数器。跳跃过（M - N）个状态的方法有两种：反馈清零法和反馈置数法。实验五 脉冲的产生的与整形电路一、实验目的： 1掌握555定时器的性能。 2了解555定时器的典型应用。 二、实验仪器及材料 a)数电实验箱、双踪示波器、数字万用表。 b)参考元件：555定时器、电容 三、预习要求 1.了

25、解555定时器的外引线排列和功能。 2.复习555定时器的电路结构、工作原理和功能，以及用555定时器构成施密特触发器的电路结构、工作原理和工作波形。 3. 用multisim软件对实验进行仿真并分析实验是否成功。 四、实验原理 1555定时器的引脚功能图如图5-1： 图5-12555定时器的工作原理。 555定时器是一种数字与模拟混合型的中规模集成电路，应用广泛。外加电阻、电容等元件可以构成多谐振荡器，单稳电路，施密特触发器等。 555定时器原理图及引线排列如图5-1所示。其功能见表5-1。定时器内部由比较器、分压电路、RS触发器及放电三极管等组成。分压电路由三个5K的电阻构成，分别给A1和

26、A2提供参考电平2/3VCC和1/3VCC。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚输入大于2/3VCC时，触发器复位，3脚输出为低电平，放电管T导通；当输入信号自2脚输入并低于1/3VCC时，触发器置位，3脚输出高电平，放电管截止。 4脚是复位端，当4脚接入低电平时，则V0=0；正常工作时4接为高电平。 5脚为控制端，平时输入2/3Vcc作为比较器的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制。如果不在5脚外加电压通常接0.01F电容到地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。 表5-1 555定时器的功能表

27、 1 施密特电路 1）.电路结构：将 TH(6脚)和/TR(2 脚)相连作为信号输入端即可构成施密特触发器，如图5-2。 图5-2工作原理： 1)当Ui由0上升至Ucc*1/3时，Uc1=1,Uc2=0，触发器低电平置位，Q=U0=1 2)当Ui上升，在Ucc*1/3至Ucc*2/3之间，Uc1=1,Uc2=1，触发器保持，Q=U0=1。3)当UiUcc*2/3时，Uc1=1,Uc2=0，触发器低电平复位，Q=U0=0。 4)当Ui由Ucc*下降至Ucc*1/3时，Uc1=1,Uc2=0，触发器低电平置位，Q=U0=1。 若输入电压的波形是个三角波，在输入端外接三角波ui,当ui上升到2VCC/3时,输出uO从高电平翻转为低电平；当ui下降到VCC/3时,输出uO从低电平翻转为高电平。施密特触发器将输入的三角波整形为矩形波输出。电路的工作波形如图5-3所示。 回差电压：uVCC VCC VCC。 图5-3施密特触发器波形图2. 单稳态电路 图 5-4单稳态电路的电路图和波形图单稳态电路的组成和波形如图5-4所示。当电源接通后，Vcc通过电阻R向电容C充电