电工电子学_12逻辑门和组合逻辑电路

1、电工电子学1 数字电路又称为逻辑电路。数字电路的基本单元是逻辑门电路，分析工具是逻辑代数，在功能上着重强调电路输入与输出间的因果关系。 最基本的逻辑门电路有 与门、或门和非门。在实际使用中，常用的是具有复合逻辑功能的门电路，如与非门、或非门、与或非门、异或门等电路。逻辑门电路可以用分立元件组成，也可以是集成门电路。212.1 逻辑门电路 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系（因果关系），所以门电路又称为逻辑门电路。逻辑电路中用到的基本逻辑关系有与逻辑、或逻辑和非逻辑，相应的逻辑门为与门、或门和非门。门电路内部由二极管、晶体管或

2、场效应管等半导体元件构成，利用半导体元件的开关特性（导通或截止）实现开关作用。3 12.1.1 基本逻辑门电路 1与门电路实现与逻辑关系的电路称为与门电路，简称与门。 图12.1.1（a）所示为二极管与门电路，A、B是它的两个输入端，F是输出端。对于图12-1所示电路，高电平，用“1”表示，低电平，用“0”表示。4 当输入端A、B全为高电平 “1” 时，即两个输入端都在+5V左右，两个二极管均截止，输出端F电位与Ucc相同。因此，输出端F也是“1”。 当输入端有一个为“0”时，如输入端A是低电平0V，则二极管DA因正向偏置而导通，输出端F的电平近似等于输入端A的电平，即F为“0”。这时二极管D

3、B因承受反向电压而截止。 当输入端A、B都是低电平“0”时，即两个输入端都在0V左右，DA、DB均导通，所以输出端F为低电平，即F为“0”。5电路的每一个输入端都有“1”和“0”两种状态，共有四种组合，可用表12.1.1完整地列出四种输入、输出逻辑状态。表12.1.1为与门真值表，也称为与门逻辑功能状态表。由输入和输出高、低电平构成的图形称为波形图，与门的波形图如图12.1.2所示。62或门电路 图12.1.4（a）所示为二极管组成的或门电路，图中A、B是输入端，F是输出端。 A、B两个输入端中只要有一个为“1”，其输出F就为“1”。例如，A端为高电平“1”，而B端为低电平“0”时，则二极管D

4、A因承受较高的正向电压而导通，F端的电位为UA，此时DB承受反向电压而截止。所以输出端F为高电平“1”。7表12.1.2为或门真值表。或门的波形图如图12.1.5所示。83非门电路由三极管可以组成非门电路，其电路组成和逻辑符号如图12.1.6所示。图中A为输入端，F为输出端。 9表12.1.3为非门真值表。或门的波形图如图12.1.7所示。10 12.1.2 复合门由与门、或门和非门可以组合成其他逻辑门，以丰富逻辑功能。这样组成的逻辑门叫复合门。复合门的逻辑功能可根据基本门的逻辑功能推导得出，常用的复合门有与非门、或非门、异或门、同或门、与或非门等。 1与非门将一个与门和一个非门按图12.1.

5、10（a）连接，就构成了一个与非门。与非门有多个输入端，一个输出端。二端输入与非门的逻辑符号如图12.1.10（b）所示。与非门的逻辑表达式为BAF11 2或非门将或门和非门按图12.1.11（a）连接，就构成了一个或非门。或非门有多个输入端，一个输出端。二端输入或非门的逻辑符号如图12.1.11（b）所示。或非门的逻辑表达式为BAF12 3与或非门将与门、或门和非门按图12.1.12（a）连接，就构成了一个与或非门。与或非门的逻辑符号如图12.1.12（b）所示。与或非门的逻辑表达式为CDABF13 三态与非门输出端除了出现高电平和低电平外，还可以出现高阻状态，即有 1态、0态和高阻 （即开

6、路）三种状态，所以称为三态门。三态输出与非门逻辑符号和逻辑功能见表12.1.8。 三态与非门增加了一个控制端EN，又称使能端。表12.1.8中，上图的三态与非门在控制端 E=0时，电路输出高阻状态，当控制端信号E=1时，电路为与非门功能，故称控制端为高电平有效。表12.1.8下图的三态与非门却相反，其控制端是低电平有效，即E=0时，电路为与非门功能，E=1时，电路输出为高阻状态。在逻辑符号中，用控制端EN加小圆圈表示低电平有效，不加小圆圈则表示高电平有效。三态与非门在信号传输、计算机等数字系统中是一种重要的接口电路。1415 12.1.3 集成逻辑门 各种门电路都有集成电路产品，目前应用较多的

7、是TTL型和 CMOS型，这是根据集成门电路内部组成命名的，由晶体三极管构成的集成门称为 TTL型，而由场效应管构成的集成门称为 CMOS型。 在TTL门电路中，集成与非门是常用的门电路。一块集成电路可以封装几个与非门电路，各个门的输入和输出端分别通过引线端子（引脚）与外部电路相连。不同型号的集成与非门电路，其输入端个数不同。图12.1.14是二输入四与非门74LS00的引脚排列图，图12.1.15是四输入双与非门74LS20的引脚排列图。NC为空端，UCC为电源端，GND为接地端。 161712.2 组合逻辑电路的分析和设计 由若干个基本门电路组合而成的逻辑电路叫组合逻辑电路。组合逻辑电路在

8、任何时刻的稳定输出只决定于同一时刻各输入变量的取值，与电路该时刻以前的状态无关。组合逻辑电路可以有多个输入、多个输出，如图12.2.1所示。18图中a1，a2，an表示输入变量，y1，y2，ym表示输出变量。输出与输入的逻辑关系可以用一组逻辑函数表示为 (12.2.1)也可以用向量函数的形式写成Y=F（A） (12.2.2)a ,a ,a(fy)a ,a ,a(fy)a ,a ,a(fynmmnn212122211119 12.2.1组合逻辑电路的分析 组合逻辑电路的分析就是在已知电路结构的前提下，研究其输出与输入之间的逻辑关系，确定其逻辑功能。组合逻辑电路的分析一般按以下步骤进行。 （1）根

9、据已知逻辑电路图，写出每个逻辑门输出端的逻辑关系式，由输入级向后逐级递推，最后推出电路输出端的逻辑函数表达式。 （2）用逻辑代数和逻辑函数化简等基本知识，对所得逻辑函数表达式进行化简和变换。 （3）根据简化的逻辑函数表达式列出相应的真值表。 （4）依据真值表和逻辑函数表达式对逻辑电路进行分析，确定逻辑电路的功能。20 12.2.2组合逻辑电路的设计 组合逻辑电路的设计就是根据某一具体逻辑问题或某一逻辑功能要求，得到实现该逻辑问题或逻辑功能的逻辑电路。组合逻辑电路的设计一般按以下步骤进行。（1）根据实际逻辑问题的叙述，分析事件的因果关系，确定输入变量和输出变量，定义逻辑状态的含义。以0、1两种状

10、态分别代表输入量和输出量的两种不同状态，这项工作叫做逻辑状态赋值。赋值后即可根据给定的因果关系列出逻辑真值表。（2）由真值表写出相关的逻辑函数表达式。 （3）根据选定的器件类型将逻辑函数进行化简和变换，写出与使用的逻辑门相对应的最简逻辑函数表达式。（4）按化简和变换后的逻辑函数表达式绘制逻辑电路图。21本节将介绍加法器、编码器、译码器、数据分配器、数据选择器、数据比较器等常用的中规模集组合逻辑模块。 12.3.1 加法器在数字系统，尤其是在计算机的数字系统中，二进制加法运算是基本的运算，二进制加法器则是基本的运算单元。能实现二进制加法运算的逻辑电路称为二进制加法器。最基本的加法器是一位加法器，

11、一位加法器按功能不同又分为半加器和全加器。221半加器两个一位的二进制数进行相加运算，若不考虑自低位的进位时称为半加运算，实现半加运算的逻辑电路叫半加器。半加器能对两个一位二进制数相加而求得和及进位。按二进制加法的运算规则，可以列出如表12.3.1所示的半加器真值表。其中Ai、Bi是两个加数，Si是相加的和，Ci是向高位的进位。23 半加器是由一个“异或”门和一个“与”门组成。逻辑图和逻辑符号如图12.3.1所示。（a）半加器的逻辑图 （b）半加器的逻辑符号 图12.3.1 半加器的逻辑图和逻辑符号24 Si Ci Ai Bi Ai Bi =1 & Si Ci CO 2全加器 所谓“全

12、加”是指将本位的加数、被加数以及来自低位的进位3个数相加。实现这种运算的电路称为全加器。全加器能对两个一位二进制数相加并考虑低位来的进位，求得和及进位。全加器的真值表如表12.3.2所示。其中Ai、Bi是两个加数，Ci-1是低位送来的进位，Si是相加的和，Ci是向高位的进位。25全加器逻辑图和逻辑符号如图12.3.2所示。（a）全加器的逻辑图 （b）全加器的逻辑符号 图12.3.2 全加器的逻辑图和逻辑符号26 Si Ci Ai Bi Ci-1 Si Ci =1 & & Ai Bi Ci-1 CI CO & =1 3中规模集成加法器 全加器可以做成集成芯片，例如74LS

13、83、74LS283等。74LS83是一个4位全加器，该器件中各进位不是由前级全加器的进位输出提供的，而是同时形成的，这类4位全加器又被称为快速进位（先行进位或超前进位）全加器。74LS83芯片引脚排列如图12.3.4所示，逻辑符号如图12.3.5所示。图中A3 A2 A1 A0 和B3 B2 B1 B0分别接4位二进制被加数和加数， S3、S2、S1、S0是各位的本位和，C3是最高位的进位。不片接时，74LS83的C0端应接低电平。27 12.3.2 编码器在数字系统中，常常需要将某一信息变换为特定二进制代码以便系统识别。把二进制代码按一定的规律编排，使之具有特定的含义称为编码。实现编码功能

14、的组合逻辑电路称为编码器。 1二进制编码器二进制编码器是将被编码信息编成二进制代码的电路。n位二进制代码有2n个代码组合，最多可以对2n个信息进行编码。2二-十进制编码器将十进制的十个数码09编成二进制代码，称为二-十进制编码，这种二-十进制代码简称 BCD码。实现二-十进制编码的逻辑电路称为二-十进制编码器。283集成优先编码器 在计算机系统中有许多输入设备，可能出现几台设备同时发出服务请求，这就必须按预先规定好的顺序允许其中的一个进行操作，即执行操作存在优先级别。优先编码器可以在多个信息同时输入时，识别信号的优先级别并对其进行编码。 集成编码器的种类繁多，如TTL优先编码器74LS147，

15、74LS148以及CMOS优先编码器74HC147，74HC148等。 2912.3.3 译码器 译码是编码的逆过程，是将具有特定含义的二进制代码“翻译”成相应的状态或信息。能实现译码功能的电路称为译码器。译码器的逻辑功能与编码器相反。常用的译码器电路有通用译码器和数字显示译码器两类。 1二进制译码器二进制译码器的输入是n位二进制代码，对应有2n 种代码组合，每组输入代码对应一个输出端，所以n位二进制译码器有2n 个输出端。n位二进制译码器需要n根输入线，2n根输出线。因此，二进制译码器可分为2线-4线译码器、3线-8线译码器、4线-16线译码器等，它们的工作原理则是相同的，都有集成电路产品，

16、如74LS138，74LS139，74LS154等，使用时可查找有关手册。302二-十进制显示译码器 在数字系统中，常常需要将数字量以十进制数码直观地显示出来，这就需要数码显示电路。数码显示电路通常由显示译码器和数字显示器两部分组成，显示译码器把二-十进制代码通过变换成输出信号再去驱动数码显示器。下面分别对数码显示器和显示译码器的电路结构和工作原理加以简单介绍。31（1）七段数字显示器 七段数字显示器是目前广泛使用的一种数码显示器件，常称为七段数码管。这种数字显示器由七段可发光的字段组合而成。常用的七段数字显示器有半导体数码显示器（LED）和液晶显示器（LCD）等。 七段LED数码显示器是将要

17、显示的十进制数码分成七段，每段为一个发光二极管，利用不同发光段的组合来显示不同的数字，有共阴极和共阳极两种接法，如图12.3.13所示。发光二极管ag用于显示十进制的十个数字09，h用于显示小数点。对于共阴极的显示器，某一段输入端接高电平时发光；对于共阳极的显示器，某一段输入端接低电平时发光。3233（2）显示译码器显示器需译码/驱动器配合才能完成其显示功能。显示译码器就是用于驱动数码管显示数字或字符的组合逻辑组件。供LED显示器用的显示译码器有多种型号。与共阳极数码管对应的七段译码器输出有效电平为低电平，如7447、74LS47和74LS247等；与共阴极数码管对应的七段译码器输出有效电平为

18、高电平，如7448、74LS48和74LS248等。3412.3.3 数据选择器与数据分配器 在数字系统和计算机中，为了减少传输线，常采用总线技术，即在同一条线上对多路数据进行接收或传送。数据选择器和数据分配器就是实现这种功能的逻辑电路，它们是数字电路中的多路开关。 1数据选择器数据选择器的功能是从多路输入数据中选择一路输出，所以数据选择器又叫多路选择器。据此，有2选1、4选1、8选1、16选1等不同的数据选择器。35 集成数据选择器的规格品种较多，例如四2选1数据选择器74LS157、双4选1数据选择器74LS153、8选1数据选择器74LS151等。 图12.3.17和图12.3.18分别为8选1集成数据选择器74LS151的引脚排列图和逻辑符号。它有8个数据输入端