1、时序逻辑电路设计的状态化简_第1页
1、时序逻辑电路设计的状态化简_第2页
1、时序逻辑电路设计的状态化简_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、时序逻辑电路设计的状态化简时序逻辑电路设计的一般步骤是：(1) 逻辑抽象，画出电路的原始状态转换图、状态转换表。(2) 状态化简。(3) 状态编码(即二进制状态分配)，进而作出状态转移表。(4) 选定触发器类型，求出电路的逻辑函数表示式(状态方程、驱动方程和输出方程)。(5) 画出逻辑图，检测设计的电路能否自启动。这种方法具有一般性，例1也是依此完成设计的。尽管时序电路设计的一般方法 至今还不是很完善，如步骤1,对具体问题要做具体分析，没有一个一般方法可 以解决；对步骤3,则往往需经过多次比较；但步骤2和4还是有比较完善的方 法。设计电路时，应根据具体情况灵活处理。就状态化简而言，可以通过观察

2、法、 画蕴含表等方法进行化简，其前提是保证化简前后的电路必须等效，即逻辑功能 必须相同，这就不存在状态化简有可能使电路产生错误输出的问题。同一个时序电路的两个状态S i和S j,不论加入何种形式的输入序列，若所得到的输出序列 总是相同的，则Si和S j称为等效状态。从输入、输出角度来看，两个等效状态 是无法区分、可以合并的。实际上，依图1未化简的状态图进行电路设计，取触 发器状态Q1 Q0的00、01、10和11分别代表SO、S1、S2和S3 ,则有QT= X® Q + XQxQ X Qq + .YQiQo选用J；K触发器，则 _Ji = X® Ki = A儿=X心=XQ电路的输出方程为Y = XQ所得电路如图6所示。串行数据检测器的设计111图4用未化简状态图设计的检测电路逻辑图其逻辑功能和图3所示电路的逻辑功能是完全一致的。两个电路的内部结构不同，但却具有相同的外部性能。也就是说，对于所有各种

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论