三位二进制减法计数器(无效状态001,110)

1、目录1 课程设计的目的与作用.12 课程设计的任务.13 电路设计方案.13.1 三位二进制同步减法计数器设计电路的理论分析.13.1.1 设计的总体框图.13.1.2 时钟方程、输出方程和状态方程.23.1.3 电路逻辑图.53.2 基于74LS163的180进制同步加法计数器.5 3.2.1 了解74LS163计数器.5 3.2.2 输出方程，状态方程，驱动方程.6 3.2.3 逻辑电路图.74 仿真结果.84.1 三位二进制同步减法计数器.84.2基于74LS163的180进制同步加法计数器.115 设计总结和讨论.136 参考文献.141 课程设计的目的与作用1. 了解同步减法计数器工

2、作原理和逻辑功能。2. 掌握串行序列检测器的分析，设计方法及应用。3. 掌握计数器电路的分析，设计方法及应用。4. 学会正确使用JK触发器。2 课程设计的任务1 三位二进制同步减法计数器（无效态：001，110）2 基于74LS163的180进制同步加法计数器3 电路设计方案3.1 三位二进制同步减法计数器设计电路的理论分析3.1.1 设计的总体框图 cp 三位二进制同步减法计数器图1 总体框图1.原始状态图的建立：所给无效状态为001,110，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示： 000 /0 010 /0 011 /0 100 /0 101 /0 111

3、 /1 图2 减法器的状态图排列：Q2nQ1nQ0n 3.1.2 时钟方程、输出方程和状态方程由于JK触发器功能齐全、使用灵活，本设计选用3个CP下降沿触发的边沿触发器。采用同步方案，故取CP0= CP1= CP2= CP (CP 是整个设计的时序电路的输入时钟脉冲)。题中所给无效状态是001、110，其所对应的最小项和为约束项。由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图3所示： Q1nQ0n Q2n 00 01 11 101×00000× 0 1 图3 输出Y的卡诺图由以上卡诺图可得输出状态方程为：Y= 。 由图2可得到电路次态

4、Q2n+1Q1n+1Q0n+1的卡诺图如图4所示。再分解开便可得到如图5所示各触发器的次态卡诺图。 Q1nQ0n Q2n 00 01 11 10111×××010000011100101××× 0 1 图4电路次态Q2n+1Q1n+1Q0n+1的卡诺图 Q1nQ0n Q2n 00 01 11 101×00011× 0 1 (a)Q2n+1的卡诺图 Q1nQ0n Q2n 00 01 11 101×10100× 0 1 (b) Q1n+1的卡诺图 Q1nQ0n Q2n 00 01 11 101

5、15;00101× 0 1 (c) Q0n+1的卡诺图图5 各触发器次态的卡诺图显然，由图5所示各卡诺图便可很容易地得到各状态方程为： 由触发器的特性方程：，变换状态方程，使之与特性方程的形式一致便可得由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程为： ， ， ， 3.根据所选用的触发器和时钟方程、驱动方程，便可以画出如图6所示的逻辑电路图。无效状态为001、110，带入驱动方程进行计算，结果如下： /0 /1 001 110 111（有效状态）所以设计电路能够跳出无效状态自行启动，符合设计要求。3.1.3 逻辑电路图图6 三位二进制同步减法计数器逻辑电路图3.2

6、基于74163的168进制同步加法计数器不同进制计数 CP输入脉冲 集成芯片做成的控计数器 图7 逻辑图3.2.1 了解74LS163计数器芯片功能 图8 引脚图74LS163：(如图8)CP是输入计数脉冲，也就是加到各个触发器的时间信号端的时钟脉冲，是清零端；是置数控制端；是并行输入数据端；CO是进位信号输出端；是计数器状态输出端。74LS163状态表输入输出CPDCO0XXXXXXX0000010XX1111XXXX计数110XXXXXX保持11X0XXXXX保持0 *表示CP上升沿3.2.2 输出方程，状态方程，驱动方程要构成180进制计数器，须用两片74LS163构成256进制计数器，

7、这里采用并行进位法，即将低位计数器的进位端CO接高位计数器的工作状态控制端。对于256进制计数器，采用同步置数法实现180进制计数器，由于74LS163采用同步清零方式，所以整体置零时，触发器状态所以，置数输入端 其它输入端 CTT1=CTP1=CO时钟方程 所以用整体置数法实现180进制计数器电路。3.2.3 逻辑电路图图15 180进制加法计数器电路4 仿真结果4.1 三位二进制同步减法计数器（无效态：001，110）仿真图图16 111状态图17 101状态图18 100状态图19 011状态图20 010状态图21 000状态 六进制同步减法计数器仿真图4.2 基于74LS163的18

8、0进制同步加法计数器仿真图图22 40状态图23 132状态图24 180状态 基于74LS163的180进制同步加法计数器5 设计总结和体会通过本次设计,我系统的学习了multisim软件。同时也掌握以往学习中很难理解的知识，并且得以应用。在设计的过程中，极大地拓宽了我的知识面,我感到收获非常大。从开始熟悉这些知识到对整体设计的了解，再从概要设计、详细设计到开始使用软件，以及最后的调试，整个过程感觉很充实。虽然遇到了不少困难，但我通过查资料，向指导老师请教以及与同学互相讨论，最终我设计出解决方案并成功实现时，那种成就感和满足感足以忘却所有的辛苦。但是由于课程设计时间较短和自己知识的不足，所以

9、该设计还有许多不尽如人意的地方，可能在实际应用中有些功能不到位。经过这段时间的课程设计学习，确实学到了不少的东西，同时也深感自己知识的欠缺。这让我在以后的学习中，一定会继续坚持不懈地学习新兴的专业知识及相关的非专业知识. 由于我的知识浅薄，经验不足及阅历颇浅，因此还有一些细节存在不足在这里希望老师谅解，我一定会再接再厉根据学习的具体要求不断的修改，完善，争取使该以后的课设慢慢趋向完美。 通过这次课程设计，我们充分体会到了自己设计东西的乐趣和学习交流的重要性，在动手的过程中，不但增强了实践能力，而且在理论上有了更深的认识；懂得了实践与知识结合的重要性，并在以后的学习中不段的提高自己，通过不断的摸索和实践来弥补自己在硬件方面的差距。我相信，这次实习将使我受益匪浅，我更相信，我会以更热忱的态度去学习并研究这门重要的实践性课程。