FM电路实现调制解调

1、FM电路实现调制解调调制解调，即我们常说的 Modem 其实是 Modulator （调制器）与 Demodulator （解调器）的简称，中文称为调制解调器。也有人跟据Modem 的谐音，亲昵地称之为“猫”。调制: 将各种数字基带信号 转换成适于 信道传输的数字调制信号 （已调信号或频带信 号）；解调: 在接收端将收到的数字频带信号还原成数字基带信号一、概述FM 调制电路将代表不同信息的信号频率，搬移到频率较高的频段，以电磁波的方式将 信息通过信道发送出去。FM 解调电路将接收到的包含信息的高频信号的频率搬移到原信号 所处的频段。锁相环是一种相位负反馈的自动相位控制电路，它广泛应用于广播通信

2、、频 率合成、自动控制及时钟同步等技术领域它是通过比较输入信号的相位和压控振荡器输出 信号的相位，取出与这两个信号的相位差成正比的电压，并将该电压该电压作为压控振荡 器的控制电压来控制振荡频率，以达到输出信号的频率与输入信号的频率相等的目的。锁 相环主要由相位比较器、压控振荡器和低通滤波器三部分组成。调制电路还需要另设计一 个高频信号放大器和加法器。解调电路需要设计一个低通滤波器，来取出解调信号。技术指标：1载波频率 fc=46.5KHz, 载波信号的电压 Vp-p 3V； 2. FM 调频信号的电压 Vp-p 6V,最大频率偏移 fm 5KHz3.解调电路输出的 FM 调制信号的电压 Vp-

3、p 200mV二、方案设计与分析调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信 号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。本实验是用 CD4046 数字集成锁相环（PLL）来实现调频/解调（鉴频）的。1.FM 调频电路原理图（如图 1 所示）将调制信号加到压控振荡器 （VCO 的控制端， 使压控振荡器得输出频率 （在自振频率（中心频率）fo上下）随调制信号的变化而变化，于是生成了调频波。当载波频率与自由振荡频率相近时，载波频率与压控振荡器的振荡频率锁定。低通滤 波器只保证压控振荡中心振荡频率与载波频率锁定时所产生的相位误差电压通过，该电压 与调制

4、信号同经加法器，用以控制压控振荡器的频率，从而获得与载波频率具有同样频率 稳定度的调频波。调频波输出. I鉴相器4046. .压控振荡器(14)图 1 FM 调频电路原理框图载波咼频信号放大低通加法器2.FM 解调电路的原理图（如图 2 所示）调频波（经过放大器放大后）与压控振荡器的输出被送入鉴相器，经鉴相获得变化的相位 误差电压，该误差电压通过低通滤波器被滤掉其高频成份，继而获得随调制信号频率变化 而变化的信号，经跟随器得到解调信号，从而实现了解调（鉴频）过程。r. IIIIIL鉴相器46(14)图 2 FM 解调电路原理框图3.锁相环 CD4046 工作原理本次课设要求我们掌握锁相环调制/

5、解调的原理，用 2 片数字锁相环 CD4046 设计 FM 调 制/解调电路。完成课题的核心器件是 CD4046 集成锁相环，其内部结构如图 3 所示。图 3 锁相环（4046）内部电原理框图CD4046 工作原理：输入信号 Ui 从 14 脚输入后，经放大器 A1 进行放大、整形后加到 相位比较器I、U的输入端，图 3 开关 K 拨至 2 脚，则比较器I将从 3 脚输入的比较信号 Uo 与输入信号 Ui 作相位比较，从相位比较器输出的误差电压UF 则反映出两者的相位差。UF 经 R3 R4 及 C2 滤波后得到一控制电压 Ud 加至压控振荡器 VCOl 勺输入端 9 脚，调整 VCO 的振荡

6、频率 f2，使 f2 迅速逼近信号频率 fl。VCO 勺输出又经除法器再进入相位比较器I，继续与 Ui咼频信号放大低通压控振荡器进行相位比较，最后使得 f2 = fl，两者的相位差为一定值，实现了相位锁定。若开关 K 拨至 13 脚，贝U相位比较器U工作，过程与上述相同，不再赘述图 4 CD4046 引脚功能图图 4 是 CD4046 勺引脚排列，采用 16 脚双列直插式，各管脚功能:1 脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2 脚相位比较器I的输出端。3 脚比较信号输入端。4 脚压控振荡器输出端。5 脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7 脚外接振荡电容。

7、8、16 脚电源的负端和正端。9 脚压控振荡器的控制端。10 脚解调输出端，用于 FM 解调。1 1、1 2 脚外接振荡电阻。13 脚相位比较器U的输出端。14 脚信号输入端。15 脚内部独立的齐纳稳压管负极4 测量 CD4046 锁相环的捕捉带和同步带方法测量 CD4046 锁相环的捕捉带和同步带，其示意图如图 5 所示。图 5 捕捉带和同步带示意图测量方法：(1)改变 14 脚输入信号的频率， 使频率逐渐降低， 直至 4 脚输出方波刚好出现不稳定时，环路进入失锁状态，该点定义为同步带的下限频率“f1”。(2) 改变 14 脚输入信号的频率，由fi开始频率逐渐增加，直至 4 脚输出方波刚好再

8、次稳定时，环路进入锁定状态，该点定义为捕捉带的下限频率(3) 改变 14 脚输入信号的频率，由fi开始频率逐渐增加，直至 4 脚输出方波刚好出现不稳定时，环路进入失锁状态，该点定义为同步带的上限频率(4)改变 14 脚输入信号的频率，由f4开始频率逐渐降低，直至 4 脚输出方波刚好再次 稳定时，环路进入锁定状态，该点定义为捕捉带的上限频率“f4。同步带宽为：f2-f1捕捉带宽为f4-f3三、电路设计1. 锁相环中的鉴相器工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图 6所示。图 6 模拟相乘器鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分

9、别为： 式中的wo为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固 有振荡角频率。则模拟乘法器的输出电压 UD为：用低通滤波器 LF 将上式中的和频分量滤掉， 剩下的差频分量作为压控振荡器的输入控制电 压UC（t）。即UC（t）为：式中的Wi为输入信号的瞬时振荡角频率，i（t）和o（t）分别为输入信号和输出信号的瞬时位 相。2.CD4046 构成频率调制与解调电路的工作原理当从 9 脚输入载波信号时，从 4 端可输出受输入信号调制的调频信号。如图 7 所示，由 于调频时要求 VCO 有一定的频率范围（频偏），所以不用 R2 收缩频带，即 R2 为无穷大（12 脚空置）仅用 R1 和 C1 确定 VC （的中心频率 f即可。 设计参数时， 只需由 f查图 9（电源电压 VC为 9V 时的曲线，横坐标为 C1 取值）求出 C1 与 R1 即可图 7 CD4046 构成的频率调制电路当从 14 脚输入一被信号调制的（中心频率与 CD4046 勺 VC（的中心频率相同）调频信号，则相 位比较器输出端将输出一个与信号具有相同变化频率的包络信号，经低通滤波器滤去载波后， 即剩下调频信号解调后的信号了。 一般使用 P