毕业论文模板

1、成都理工大学工程技术学院毕业论文基于DDS信号发生器的设计作者姓名：张 小 青专业名称：电子信息工程指导教师：杜 晓 光 讲师基于DDS信号发生器的设计摘要信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线均可以用三角函数方程式来表示。例如在通信、广播、电视系统中，都需要射频（高频）发射，这里的射频波就是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的振荡器。本设计主要基于DDS（直接数字频率合成）芯片AD9851

2、来产生正弦波和方波。其中信号的频率可以通过按键来进行选择，产生的波形可以显示在示波器上。该信号源的工作频率范围是0Hz-70MHz，输出频率的精度可达到0.1Hz。并给出了设计的软硬件的实现方案。关键字：DDS AD8951 正玄波 方波- IV -AbstractSignal generator is signal power or oscillator in production practice and science and technology has been widely used in the field. Various waveform curve can be expre

3、ssed by trigonometric function equations. For example in telecommunications, broadcasting and television systems, high-frequency radio frequency (need) emission, here is the carrier of radio frequency waves, video and audio (low) signals or carrying out the pulse signal, need to be able to produce h

4、igh-frequency oscillator. In industry, agriculture, biomedical fields, such as in high-frequency heating, smelting, quenching, ultrasonic diagnosis, nuclear magnetic resonance imaging, etc, all need power or big or small, high or low frequency or the oscillator.This design is mainly based on DDS (di

5、rect digital frequency synthesis) chip AD9851 to generate sine and square wave. Wherein the frequency of the signal can be selected through the button, the waveform generator may be displayed on the oscilloscope. The operating frequency range of the signal source is 0Hz-70MHz, the accuracy of the ou

6、tput frequency up to 0.1Hz. And the design of hardware and software implementations.Keywords: DDS ,AD8951 ,sine wave ,square wave.目录（章标题，小二号，黑体，加粗，居中，页号接上页）（下面的目录使用Word标题及目录功能自动生成）摘要IAbstractII目录III前言11 电子商务网站技术概述21.1 电子商务与电子商务网站21.2 网上商店简介21.3 电子商务网站实现技术21.3.1 浏览器端开发技术31.3.2 Web服务器端开发技术31.3.3 网络数据库

7、技术32 网上商店43 网上书店分析与设计53.1 需求分析53.2 系统设计53.3 数据库设计53.3.1 数据库需求分析53.3.2 数据库逻辑结构设计54 网上书店功能的JSP实现7总结8致谢10参考文献11附件1 系统安装说明12A1.1 JDK的安装与配置12A1.2 Resin的安装与配置12A1.3 数据库的安装12A1.4 数据库的配置12附件2 系统操作说明13A2.1 如何进入系统13A2.2 系统中用户名及密码136前言DDS同 DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文

8、缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。DDS技术已经越来越被广泛的使用，同时该技术也正在发展之中这也是本设计的依据和绪论1.1课题研究的意义与作用1971年，美国学者j. Tierney等人撰写的“A Digital Frequency Synthesizer”文中首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近10年间，随着微电子技术的迅速发展，直接数字频率合成器（Direc

9、t Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。1.2 DDS的研究现状与发展趋势在频率合成（FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-N PLL Synthesis）等，直接数字合成(Direct Digital S

10、ynthesisDDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D/A变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形1。如图1-1所示，通过高速DAC产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS

11、的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达Hz级，相位控制小于0.09°）,能够进行快速的信号变换（输出DAC的转换速率300百万次/秒）。这些特性使DDS在军事雷达和通信系统中应用日益广泛。其实，以前DDS价格昂贵、功耗大（以前的功耗达Watt级）、DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发展，DDS芯片能集成包括高速DAC器件在内的部件，其功耗降低到mW级（AD9851在3.3v时功耗为650mW），功能增加了，价格便宜。因此，DDS也获得广泛的应用：现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、

12、雷达、卫星通信。例如如何产生方波，如图1-1方波输出框图。 图1-1 方波输出框图1.3 DDS系统简介1.3.1 DDS的基本原理DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图1-2来表示。 图1-2 DDS原理图相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对

13、频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到DA转换器，DA转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号2。 DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面

14、远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。1.3.2DDS的性能特点（1）输出频率相对带宽较宽 输出频率带宽为50%s（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%s。 （2）频率转换时间短 DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比

15、使用其它的频率合成方法都要短数个数量级。 （3）频率分辨率极高 若时钟s的频率不变，DDS的频率分辨率就由相位累加器的位数决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在Hz数量级，许多小于MHz甚至更小。 （4）相位变化连续 改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （5）输出波形的灵活性 只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另

16、外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （6）其他优点 由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。1.3.3DDS的结构组成DDS 是由以下模块组成：相位累加器、正弦查询表、数模转换器和低通滤波器。通常把 DDS 从频率寄存器开始到波形存储表的数字部分称作数控振荡器1.3.3.1相位累加器 DDS中包含相位累加器，其作用是对相位进行加法运算，令相位累加器的值为An，下

17、一周期记为An+i，那么: An+i=An+K (2-1) 由上式可见，A二为一等差数列，也即: An=nK+Aa (2-2)A0表示相位累加器的初始值。由以上的表达式可知，每过一个时钟周期，相位累加器的内容就增加K。设相位累加器的初始为00.00，相位增量K的值为00.01，这时每经过一个时钟周期，相位累加器都要加上00.01，若此累加器是32位的宽度，那么此相位累加器就需要2 32个时钟周期才会溢出。若n取值32, M取值1，这样得到的输出信号的频率等于时钟频率除以2320若M取值为2，输出频率就是原来的两倍。由此可见，M的取值决定了输出信号的相位变化，称为相位增量控制字。设参考时钟频率为

18、fc，那么输出正弦波的频率为: f0=Mfc/2n若令n取32，那么其分辨率可达几十亿分之一。实际上，在DDS系统里，相位累加器的信息不会全部送至波形存储器，通常取高K位。这样大大地减少了查找表的规模，虽然舍去了一些位数会带来一定的噪声，但是这个噪声的大小是完全可以接受的，真正的相位噪声主要来源于参考时钟信号。因此，为了减小噪声，选择一个高稳定度的参考时钟显得尤为重要。1.3.3.2正选查询表 正弦查询表也即波形存储器，是一种可编程的只读存储器，它以采样编码值来表示周期正弦信号，通过相位寻址正弦信号的幅度信息。其中，每个地址对应正弦波内的一个相位点。将相位控制字与相位寄存器的内容相加，得到的结

19、果作为地址对查询表进行寻址，这样便可找出其对应的正弦波幅度信息。该幅度信息也即量化振幅值。因此，这个查找表相当于一个相位/振幅变换器，它将相位累加器的相位信息映射成数字振幅信息，这个数字振幅值就作为D/A变换器的输入。下面是正弦查询表。 但这里需要注意两个问题:是正弦波的幅度是有正负的,而DAC的输出如表1以01为取值,故需加一位极性标记,在相位量等2时对DAC的输出作极性变换为避免负电压输出,可输出1+sin是表2的正弦幅度是对幅度为01的连续正弦信号的取值,可以是01之间的任何值,而DAC的输出是量化的,在这里只有16种取值,可能存储的只是这些值中取一个最接近所要求的值,这就必定会出现所谓

20、的“量化误差”。不难想象,DAC的位数越多,量化误差也就越小。以上说明中认为在ROM 中存储了整周期的正弦函数表, 实际并不是必须的。比如,正负半周只是极性不同,取值是完全一样的,所以只要存半个周期即可。又如,0/2 和/2-的取值是完全对称的,只要将相位求其的补,就可求得其对称的取值,因而只需存储l/4周期的幅度码即可当然同时还必须有象限的信息。“00”为第象限, “01”为第象限,“10”了为第象限,“11”为第象限。相位码的第一位就是极性标记,“0”了为正极性,“1”为负极性。以上举例中相位码是四位,实际应用中为减少相位量化噪声,相位码的位数要多得多, 相应ROM的存储容量就很大。为减少

21、幅度量化噪声,DAC的位数实际上也要多得多2 系统设计2.1指标要求本系统在以DDS技术为基础，设计和实现一低杂散、低相噪、高稳定度的信号发生器，具体指标要求为:工作频率:1一10MHz杂散指标:-50dBc相位噪声:<-90dBc / Hz10KHz分辨率0.1Hz频率稳定度:1 x10-6频率捷变时间:小于l0us下面将依据以上提出的性能指标设计频率合成器的整体方案。2.2总体方案分析信号发生模块DDS模块AD9851LCD液晶显示电源模块ARM94*4矩阵键盘 其中，ARM用来实现对整个系统的控制，通过 4*4 矩阵式键盘输入信号的频率和初始相位值，经ARM软件程序处理后转换为控制

22、字，通过串行数据模式送至 DDS 芯片，然后在 DDS 芯片的信号输出端接一数模转换器，最后通过一低通滤波器便可得到所需的高频谱纯度的正弦信号。将信号经采样保持、模数转换后送回至ARM芯片 ARM 中，通过软件计算得出信号的频率值及相位值，并在LCD1602 显示出来。2.3AD9851 芯片的介绍本系统采用了美国模拟器件公司生产的高集成度产品 AD9851 芯片。AD9851 是在 AD9850 的基础上，做了一些改进以后生成的具有新功能的 DDS 芯片。AD9851 相对于 AD9850 的内部结构，只是多了一个 6 倍参考时钟倍乘器，当系统时钟为 180MHz 时，在参考时钟输入端，只需

23、输入 30MHz 的参考时钟即可。AD9851 是由数据输入寄存器、频率/相位寄存器、具有 6 倍参考时钟倍乘器的 DDS 芯片、10位的模/数转换器、内部高速比较器这几个部分组成。其中具有 6 倍参考时钟倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函数功能查找表、D/A 变换器以及低通滤波器集成到一起。这个高速 DDS 芯片时钟频率可达 180MHz， 输出频率可达 70 MHz，分辨率为 0.04Hz。AD9851采用28引脚的SSOP表面封装，其引脚排列如图3-5所示，各引脚定义如下：D0D7：8 位数据输入口，可给内部寄存器装入 40 位控制数据。PGND：6 倍参考时钟倍乘器

24、地。PVCC：6 倍参考时钟倍乘器电源。W-CLK：字装入信号，上升沿有效。FQ-UD：频率更新控制信号，时钟上升沿确认输入数据有效。FREFCLOCK：外部参考时钟输入。 CMOS/TTL 脉冲序列可直接或间接地加到 6 倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在 6 倍参考时钟倍乘器方式，系统时钟为倍乘器输出。 AGND：模拟地。AVDD：模拟电源(+5)。 DGND：数字地。 DVDD：数字电源(+5)。 RSET、DAC：外部复位连接端。 VOUTN：内部比较器负向输出端。 VOUTP：内部比较器正向输出端。 VINN：内部比较器的负向输入端。 图3-5 AD9851管

25、脚示意图VINP：内部比较器的正向输入端。DACBP：DAC 旁路连接端。 IOUTB： “互补”DAC 输出。 IOUT：内部 DAC 输出端。 RESET：复位端。低电平清除 DDS累加器和相位延迟器为 0Hz 和 0 相位，同时置数据输入为串行模式以及禁止 6 倍参考时钟倍乘器工作。2.4ARM920T的内部功能和特点ARM920T高缓存处理器是ARM9Thumb系列中高性能的32位ARM系统处理器。下面我们只了解ARM920TDMI。ARM920TDMI内核可执行32位ARM及16位Thumb指令集。ARM920TDMI处理器是哈佛结构的，包括取值、译码、执行、存储及写入的五级流水线。

26、ARM920T处理器主要特征如下。ARM9TDMI内核，ARMv4T架构。（1） 两套指令集：ARM高性能32位指令集和Thumb高代码密度16位指令集。（2） 5级流水线结构，即取指（F）、指令译码（D）、执行（E）、数据存储访问（M）、写寄存器（W）。（3） 16KB数据缓存和16KB指令缓存，即虚拟地址64路相关缓存，每线8W（字），正向及方向操作，伪随机或循环置换，低功耗CAM,RAM设备。（4） 写缓存：16W的数据缓存器，4地址的地址缓存，软件控制消耗。标准的ARMv4存储器管理单元（MMU）：区域访问许可，允许以1/4页面大小对页面进行访问，16个嵌入域，64个输入指令TLB及6

27、4个输入数据TLB。8位、16位、32位的指令总线与数据总线。3.3 方案的可行性论证对于系统提出的相关指标，接下来进行如下分析： (1) 相位噪声：本设计采用的DDS芯片AD9850的相位噪声较小，当输出为 1M-10MHz时，可以低到一120dBcHz10KHz，经PLL20倍频，最终输出的相位噪声为： L0(10KHz)=-120+20log20=-118.699dBc/Hz10KHz (3-1) 高于所要求的-90dBcHz10KHz (2) 杂散抑制： 当DDS输出在10MHz以下时，奈奎斯带宽内的杂散指标为-67dBc，其对应的窄带的杂散为-91dBc。而相对应宽带的杂散会落在锁相

28、环的环路带宽之外，因此在频谱图主谱线的远端其杂散水平小于-67dBc。而如果窄带杂散落在锁相环路带宽内，将会增加20log64dB的杂散，从而其杂散值将达到-91+20log64=-55dBc，使其性能下降。(3) 频率分辨率： AD9850在125MHz时钟下工作时，根据公式f0=Mfc/2N可知，当M=1时，AD9850输出最小频率值，把N=32, fc=125MHzc代入计算，得 f 0.0291Hz 。此精度足可满足要求。 (4) 频率稳定度： 频率稳定度由参考源决定。要选取高质量的温补压控晶体振荡器来满足指标。 通过以上分析可知所采取的方案是可行的。3系统硬件设计为了便于硬件系统的制

29、作与调试，本系统采用模块化的设计思想，即把相关的电路做成相互独立的模块。本硬件系统包括信号产生与控制电路模块、人机交互电路模块、信号处理模块、电源电路模块等。下面将介绍各功能模块及其电路的设计与实现。3.1信号的产生与控制电路模块设计 3.1.1AD9850 电路设计AD9850 有串行写入方式和并行写入方式两种。串行写入方式的优点是所用的 I/O 资源少，缺点是数据读写的速度较慢。并行写入方式的优点是数据读写快，缺点是占用更多的 I/O 资源。本系统控制核心是 ARM9，采用串行方式实现对AD9850 数据的写入，通过人机接口电路如键盘电路及液晶显示电路，从而实现系统电路。如图 4.1 所示

30、。为了详细介绍 AD9850 的用法，这里重点给出本系统中 ARM9 ARM与 AD9850 芯片连接电路，其中 R1=3.9k，R2=50，R3=25，ARM晶振选用 12 MHz，电容采用 20 pF 经典值。ARM采用 12 MHz 晶振时，它的高电平时间能够满足 AD9850 复位要求，故可将 AD9850 的复位端与ARM的复位端直接相连。 AD9850 有有 40 位控制字，其中 32 位是频率控制位，5 位是相位控制位，1位是电源休眠控制位，2 位是工作方式选择控制位28。在实际应用中，通常设置工作方式为 00，其它方式作为测试使用，可以按 1125°，225°

31、;，45°，90°或者采用其组合控制相位输出29。 AD9850 有串行和并行两种控制命令字写入方式。其中串行方式采用 D7 作为数据输入端，每次当 W_CLK 的上升沿来临后，就把一个数据串行移入到输入寄存器，当所有数据都移入后，FQ_UD 上升沿出现后便完成输出信号频率和相位的更新30。但要注意的是，此时数据输入端的三个管脚不可悬空，其中 DO，D1 脚接高电平，D2 脚要接地。 3.1.2MCU 控制电路本系统以 ARM 作为控制核心，P0 口 8 个引脚通过排线与 4*4 矩阵键盘相连，根据按键的情况完成步进模式选择、休眠和唤醒、步进加减等功能。P1.0P1.7 端

32、口用 8 芯排线连接到 1602 上的 7 到 14 脚上, P30 连 4 脚（RS）, P31连 5 脚（RW）,P30 连 6 脚（E），通过程序将频率值、步进值显示到 LCD1602上。P2 口与 AD9850 的 J5 口相连，进行串行控制，对 DDS 芯片写入控制字，从而实现相应的频率输出。如图 4.2 所示。图 3.1 AD9850 电路原理图图 3.2 系统控制电路3.2人机交互电路模块设计 3.2.1键盘输入电路为了输入数据、查询和控制系统的工作状态，一般都设置有键盘，主要包括数字键、复位键和各种功能键。键盘是实现人机通信的开关矩阵，它由若干个按键构成，是ARM系统的输入设备

33、之一。用户可通过键盘实现人机通信。键盘分成编码键盘和非编码键盘，编码键盘是用专门的硬件来识别按键，非编码键盘是通过软件来识别按键。非编码键盘又分为行列式和独立式两种。本系统采用非编码键盘。1、硬件图 把ARM系统区域中的 P0.0P0.7 端口用 8 芯排线连接到“4X4 行列式键盘”区域中的 KEY10-KEY13、KEY20-KEY23 端口上；连线图如图 4.3 所示。2、 4×4 矩阵键盘识别处理 通过定义每个按键的行值和列值，再把它们组合起来，这就得到了每个按键的键码。把键盘矩阵的行值和列值送至ARM的并行口，按键的一端通过一限流电阻送至 VCC,ARM通过程序送出一低电平

34、使其一端接地。通过键盘处理程序，判断有没有按键按下，具本是哪一个键按下，其对应的功能是什么。由于在键按下的一瞬间，按键存在抖动的情况，为了防止误操作，在程序中必须进行去抖动处理。两个并行口中，其中一个口输出扫描码，使按键逐行动态接地，另一个并行口读入按键信息，由行扫描值和回馈信号共同形成键编码而识别按键，通过软件查表，查出该键的功能。 3.2.2液晶显示电路在ARM系统中，要实现良好的人-机界面，除了需要键盘等输入设备以外，一般 还配有显示输出设备。常用的显示器有：发光二极管显示器，简称 LED；液晶显示器，简称 LCD。LED 显示器和 LCD 显示器具有结构简单、成本低、配置灵活、与ARM

35、接口方便等特点。本系统采用 1602LCD 来显示。1、1602LCD 简介 1602 LCD 主要技术参数30： 显示容量:16×2 个字符；芯片工作电压:4.55.5V；工作电流:2.0mA(5.0V)；模块最佳工作电压:5.0V；字符尺寸:2.95×4.35(W×H)mm。第 1 脚：VSS 为地电源。 第 2 脚：VDD 接 5V 正电源。 第 3 脚：VL 是液晶显示偏压，能实现对比度调整，当其接地时对比度达到最大值，增加电压其对比度在逐渐减小，本电路通过加一个电位器来调节对比度。 第 4 脚：RS 是数据/命令选择端，取值为 0 时选择指令寄存器，取值

36、为 1 时选择数据寄存器。 第 5 脚：R/W 为读/写选择端，高电平时进行读操作，低电平时 进行写操作。当RS 和 R/W 共同为低电平时可以写入指令或者显示地址，当 RS 为低电平R/W 为高电平时可以读忙信号，当 RS 为高电平 R/W 为低电平时可以写入数据。 第 6 脚：E 端为使能端，当 E 端由高电平跳变成低电平时，液晶模块执行命令。 第 714 脚：D0D7 为 8 位双向数据线。1602 液晶模块的读写操作、屏幕和光标的操作都是通过指令编程来现的。 指令 1：清显示，指令码 01H,光标复位到地址 00H 位置。 指令 2：光标复位，光标返回到地址 00H。 指令 3：光标和

37、显示模式设置 I/D：光标移动方向，高电平右移，低电平左移 S:屏幕上所有文字是否左移或者右移。高电平表示有效，低电平则无效。 指令 4：显示开关控制。 D：控制整体显示的开与关，高电平表示开显示，低电平表示关显示 C：控制光标的开与关，高电平表示有光标，低电平表示无光标。 B：控制光标是否闪烁，高电平闪烁，低电平不闪烁。 指令 5：光标或显示移位 S/C：高电平时移动显示的文字，低电平时移动光标。 指令 6：功能设置命令 DL：高电平时为 4 位总线，低电平时为 8 位总线 N：低电平时为单行显示，高电平时双行显示 F: 低电平时显示 5x7 的点阵字符，高电平时显示 5x10 的点阵字符。

38、 指令 7：字符发生器 RAM 地址设置。 指令 8：DDRAM 地址设置。 指令 9：读忙信号和光标地址 BF：为忙标志位，高电平表示忙，此时模块不能接收命令或者数据，如果为低电平表示不忙。 指令 10：写数据。 指令 11：读数据。 2、硬件连线图 把ARM系统区域中的 P1.0P1.7 端口用 8 芯排线连接到 1602 上的 7 到14 脚上,P30 连 4 脚, P31 连 5 脚,P30 连 6 脚。系统硬件连线如下图 4.4 所示。3.3信号处理模块信号处理电路要完成两个方面的功能：一是有效的抑制噪声干扰信号；二是对合成的幅值较低的信号进行放大。由于本系统要实现 10MHz 以下

39、的信号输出，故采用低通滤波器滤除高次谐波，同时为了提高系统的稳定性，考虑到目前市场上的集成宽频放大器较多且技术较为成熟，最后确定采用集成放大器进行信号的放大。 3.3.1低通滤波器的设计（1）滤波器方案的选择 AD9850 输出的信号波形含有大量的谐波，并且呈阶梯状变化，为了输出质量好的波形，必须用一个低通滤波器进行滤波31。根据不同的逼近原则、不同的衰减特性，选择不同响应的滤波器，低通滤波器的频率响应主要有三种：巴特沃斯型，切比雪夫型和椭圆型。 通带和阻带都平坦是巴特沃斯低通滤波器响应曲线的特点，但它不足是其过渡带过于平缓，曲线下降缓慢；与此相应的是椭圆低通滤波器的通带和阻带都是抖动的，但其

40、优点则是过渡带下降迅速，过渡带很窄32。而切比雪夫低通滤波器的通带呈现等波纹抖动的特点，阻带是平坦的，过渡带比巴特沃斯稍陡。椭圆滤波器适用于需滤除频率离通带较近的情况。基于以上分析，本系统选择椭圆滤波器进行低通滤波。（2）低通滤波器的设计方案 低通滤波器的性能参数有输入输出阻抗、幅频特性等，为了达到系统性能的要求，须根据参数选择归一化元件理论值，然后再去归一化得出实际元件值，本系统所需低通滤波器的技术指标是： 3dB 截止频率为发 fc为 35MHz ，电阻 R1,R2为 100 欧；最低阻带频率为 42MHz ，通带内纹波小于 0.2dB。图3.5 低通滤波器3.3.2输出放大电路由于 AD

41、9850 的输出电压比较小，约 2V 左右，为了得到 10V 左右的输出，本系统采用宽频带放大器对信号进行功率放大。接下来将详细介绍其电路参数的分析计算方法、利用 Multisim 软件进行仿真的结果。系统功率放大电路如图 4.7所示。1、 电路设计与分析OPA603 是电流反馈型宽频带运算放大器，-3dB 增益带宽积达 160MHz,最大电流输出达 150mA,转换速度快,电源电压为单路或者双路输入,范围由-4.5V 变化到 18V33。完全满足本系统的要求，因此 OPA603 可以用于本系统的宽频放大模块电路中。 图 4.7 中 OPA603 构成了一个同相比例运算放大电路，放大倍数为Au

42、=1+R3/R1,R3 可以从 0 变化到 2K，所以放大倍数理论上可以达到 41，实际上电路已经进入正向饱和区，输出最大电压。2、电路性能的 Multisim 仿真 在本系统的设计过程中，应用 Multisim 对电路参数进行了仿真分析，为硬件调试和测试莫定了基础。测得电路的频率响应如图 4.8 所示，图形上部是幅频响应，图形下部是相频响应。由图可见，上限频率大于 10 MHz，低频段内相移为 O。由于电压增益受负反馈网络控制，导致电路的通频带宽度与电路的增益有关，增益越高，频带越窄。3.4 电源电路设计 在本系统中用到了两种电源：AT89S52 采用+5V 供电、信号放大模块采用+12V

43、供电。硬件电路如下图 4.9 所示：图 4.9 电源电路如图所示电路为输出电压+5V、+12V、输出电流 1.5A 的稳压电源。它由电源变压器，桥式整流电路 D1D4，滤波电容 C1、C3，防止自激电容 C2、C3 和固定式三端稳压器(7805)极为简捷方便地搭成的。本电路的特点就是结构简单，所用到的元器件都比较常见，遇到故障便于维修。3.5电路设计中注意的问题 由于 AD9850 模块电路所有元器件都被安排在一块较小的印刷电路板（PCB）上，元器件既有直插式，也有贴片式，通过的是高频信号。为了使得系统能正常工作，避免高频干扰的发生，在布线时须进行以下几方面的处理。3.5.1 电源与接地的处理

44、 由于电网波动等因素的影响，电源线和地线上会产生噪声电压，印刷板上的电路存在电磁干扰，它不仅会导致电路工作不正常，还会产生较强的电磁辐射34。为了减小这些干扰，可以通过加滤波电容的方式来解决。通常在电路板的电源输入端跨接 1000uF的电解电容，在 VCC 与电源地之间放置一个 01uF 的瓷片电容。地线与电源线加粗，为了减小地线的阻抗，尽量缩短走线长度。对于多层板，往往专门设置一层地平面，但多层板的成本较高。AD9850 电路采用在双面板上作地线网格的方法能获得几乎相同的效果。 良好的接地对高频电路来讲尤为重要。为了减小地线电感，本印制板设计中采用的是多点接地法，来尽量增大接地面积，接地线尽

45、量短以减小电感。对于电路板上上下两层的空余面积，可以采取地网铺铜的形式，并在空处打几个过孔使两层的地网保持电平一致。3.5.2 数字电路与模拟电路的共地处理 本系统 DDS 硬件电路是由数字电路和模拟电路混合构成的。由于系统有高频信号输出，因此在布线时就需要考虑数模电路之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个 PCB 对外界只有一个结点，所以必须在 PCB 内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在 PCB 与外界连接的接口处35。在

46、器件布局上采用模数分离的方式，模拟信号线尽量短，采用最短路径到地的连接方式。采用专用芯片光电隔离器实现数模隔离，将数字和模拟部分完全分开，减小噪声干扰。本系统 AD9850 模块采用多层布线方式，为了节省成本，减小生产工作量，采用了在电源层布线的工艺。因为最好是保留地层的完整性。像时钟线这样的高速开关信号尽量宽度增大，用地线屏蔽，避免把噪声辐射到线路板其他部分，减小电磁辐射。避免在高速器件如 DDS 下方走线，以免把噪声耦合到芯片内部。电路板底层和顶层的信号线的走线尽量相互正交。3.6本章小结本章阐述了基于DDS芯片AD9850的信号发生器硬件电路，并进行了具体的设计和实现，分成人机交互模块、

47、信号处理电路模块、控制电路模块并对其进行了详细的分析与论证。4 系统软件设计4.1软件的总体设计为了实现系统的技术指标，并且对系统进行相应的控制，给出系统程序流程图 4.5 所示。 主要思路如下：首先初始化 AD9850，再通过键盘选择频率值，若其超出范围，则本次输入无效，若有效则将频率值转换为相应的控制字，最后送控制字至AD9850 数据寄存器中。 程序设计中要特别注意 AD9850 的时序要求，正确送出逻辑控制字，注意其刷新时钟。通过写端口写入 AD9850 的控制字暂时寄存在 I/O 缓冲寄存器的控制字传送到 AD9850 的 DDS 内核39开始网波动等因素的影响，电源线和地线上会产生

48、噪声电压，印刷板上的电路存将键值转化为控制字在电磁干扰，它不仅会导致电路工作不正常，还会产生较强的电磁辐射34系统初始化。为了减小送控制字至AD9850这些干扰，可以通过加滤波电容的方式来解决。通常在电路板的电源输入端跨接 1000uF送出W-CLK信号扫描键盘的电解电容，在 VCC 与电源地之间放置一个 01uF 的瓷片电容。地线与电源线加粗，是否超出范围为了减小地线的阻抗，尽量缩短走线长度。 VY下一次输入对于多层板，往往专门设置一V地平面，但多层板的成本较高。AD9850 电路采用在双面板上作地线网格的方法能获得几乎相同的效果。 NY结束选择AM9850的工作模式良好的接地对高频电路来讲

49、尤为重要。为了减小地线电感，本印制板设计中采用的是多点接地法，来尽量增大接地面积，接地线尽量短以减小。对于电路板上上下两层的空余面积，可以采取地网铺铜的形式，并在空处打几个过孔使两层的地网保持电平一致。 在本系统中用到了两种电源：AT89S52 采用+5V 供电、信号放大模块采用+12V 供电。硬件电路如下图 4.9 所示：4.5.2 数字电路与模拟电路的共地处理 本系统 DDS 硬件电路是由数字电路和模拟电路混合构成的。由于系统有高频信号输出，因此在布线时就需要考虑数模电路之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏

50、感的模拟电路器件，对地线来说，整个 PCB 对外界只有一个结点，所以必须在 PCB 内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在 PCB 与外界连接的接口处35。在器件布局上采用模数分离的方式，模拟信号线尽量短，采用最短路径到地的连接方式。采用专用芯片光电隔离器实现数模隔离，将数字和模拟部分完全分开，减小噪声干扰。 本系统 AD9850 模块采用多层布线方式，为了节省成本，减小生产工作量，采用了在电源层布线的工艺。因为最好是保留地层的完整性。像时钟线这样的高速开关信号尽量宽度增大，用地线屏蔽，避免把噪声辐射到线路板其他部分，减小电磁辐射。避免在高

51、速器件如 DDS 下方走线，以免把噪声耦合到芯片内部。电路板底层和顶层的信号线的走线尽量相互正交。操作、屏幕和光标的操作都是通过指令编程来实现的。 指令 1：清显示，指令码 01H,光标复位到地址 00H 位置。 指令 2：光标复位，光标返回到地址 00H。 指令 3：光标和显示模式设置 I/D：光标移动方向，高电平右移，低电平左移 S:屏幕上所有文字是否左移或者右移。高电平表示有效，低电平则无效。 指令 4：显示开关控制。 D：控制整体显示的开与关，高电平表示开显示，低电平表示关显示 C：控制光标的开与关，高电平表示有光标，低电平表示无光标。 B：控制光标是否闪烁，高电平闪烁，低电平不闪烁。

52、 指令 5：光标或显示移位 S/C：高电平时移动显示的文字，低电平时移动光标。 指令 6：功能设置命令 DL：高电平时为 4 位总线，低电平时为 8 位总线 N：低电平时为单行显示，高电平时双行显示 F: 低电平时显示 5x7 的点阵字符，高电平时显示 5x10 的点阵字符。 指令 7：字符发生器 RAM 地址设置。 指令 8：DDRAM 地址设置。 指令 9：读忙信号和光标地址 BF：为忙标志位，高电平表示忙，此时模块不能接收命令或者数据，如果为低电平表示不忙。 指令 10：写数据。 指令 11：读数据。 2、硬件连线图 把ARM系统区域中的 P1.0P1.7 端口用 8 芯排线连接到 16

53、02 上的 7 到14 脚上,P30 连 4 脚, P31 连 5 脚,P30 连 6 脚。系统硬件连线如下图 4.4 所示。 第 15、16 脚：背光源正负极。eb服务器端开发语言，采用Tomcat作为Web服务器和JSP引擎，采用Access作为后台网络数据库管理系统。本系统采用的技术方案为JSP +Tomcat+ Access，即使用JSP作为W总结（章标题，小二号，黑体，加粗，居中）（总结、致谢、参考文献等均应另起一页）论文首先简要电子商务、电子商务网站，分析了电子商务网站的实现技术，包括客户端技术、Web服务器端技术和网络数据库技术。然后论文讨论了网上商店的构成，介绍了前台系统、后台系统的功能，及前台顾客操作流程、会员操作流程、后台管理流程及完整的购物流程。在前面两个部分的基础上，论文对网上商店进行了详细的系统分析和设计，包括系统需求分析、运行环境分析、系统功能设计及模块划分、系统数据库设计等。针对网上商店本身的特点和对系统的功能要求，作者选用Apache Tomcat作为Web服务器，选用JSP作为Web服务器端的主要开发工具，数据库系统选用Access。论文最后详细介绍了网上书店功能的全部实现细节，包括运行平台的配置，数据库